随着科技与经济社会的进步与发展，我国对集成电路的需求在不断提升，发展“芯”技术的机遇已经来临。对于集成电路设计与集成系统，微电子、电子信息工程等相关专业的学生，集成电路相关内容是专业基础课。
超大规模集成电路（以下简称“VLSI”），是一种将大量晶体管组合到单一芯片的集成电路，其集成度大于大规模集成电路。计算机里的控制核心微处理器就是超大规模集成电路的最典型实例，VLSI尤其是数字集成电路已经成为计算机工程的重要分支之一。
如果您正在为VLSI的授课准备教学资料，
那今天重磅推出的最新Arm教育套件就很合适了！
它就是 👇
“VLSI基本原理”教育套件
套件包含授课PPT和附答案的实验课程等，可满足10-12周本科课程授课，非常实用！赶快申请吧\~
下载指南：
1.关注“安谋科技学堂”公众号，公号后台回复“1”，查看教育套件类型；
2.下载链接：https://aijishu.com/a/1060000000137597
一、套件规格
➤全套20个模块，包括授课幻灯片和实验练习，可适用于10-12周本科课程的完整授课。
➤模块化且灵活使用：教师可以自由选择要教的模块，可使用该教育套件中的所有模块，或仅使用最适合您教学的模块。
➤级别：高级
【要求学生了解数字电子学和硬件描述语言（如Verilog）的基础知识】
二、课程目标
使学生具有扎实的VLSI入门知识并可以使用标准行业工具在简化微处理器的仿真、验证和物理实现中应用这些知识。
三、学习成果
1.认知层面
1）高场效应、通道长度的调制、阈值电压效应和漏电流所引起的非理想晶体管特性。
2）估计CMOS电路的特性，包括噪声容限，直流响应和RC延迟模型。
3）估计片上线的电阻和电容，描述优化片上线的延迟、功耗和串扰的方法。
4）CMOS锁存和触发器的操作以及使用符号图规划单元布局。
5）时序电路中由时间约束所施加的限制，如建立保持时间、传播和污染延迟。
6）介绍了测试在芯片设计中的重要性，以及在自测试中建立的固定型故障、自动测试模式生成等概念。
7）不同的SRAM架构。
8）电路中功率耗散的来源和控制功率损失的方法。
9）时钟分配网络对时滞和时钟功耗的影响。
10）片上变化的来源和影响。
11）使用带有集成电路重点(SPICE)的仿真程序来模拟电路，以确定其直流传输特性、瞬态响应和功耗。
2.理论层面
1）概述nMOS和pMOS晶体管的主要特性，并画出CMOS逆变器的截面。
2）使用图形和截面图来描述MOS器件在切断、线性和饱和区域工作时的电流和电压(I-V)特性。
3）描述技术规模对器件中晶体管功耗的数量和成本的影响。
4）解释逻辑努力，并说明它是如何应用于最小化组合电路路径延迟的。
5）解释和演示用于优化组合逻辑电路的技术，以获得最佳关键路径和最佳延迟/功率交换逻辑门。
6）描述和解释不同加法器结构的特点。
7）设计和描述数据路径电路的操作，如比较器、移位器、多输入加法器和乘法器。
8）用电路图描述静电放电(ESD)保护电路的操作。
9）在抽象层描述简化处理器的实现，包括:架构、微架构、逻辑设计、电路设计、物理设计、验证与测试。
3.实践层面
1）设计、实现、模拟和验证从晶体管级原理图到版图的简单逻辑门。
2）使用NC-Verilog对逻辑块的运行进行仿真验证。
3）利用设计编译器从硬件描述语言中合成逻辑门，并利用SoC接口进行定位和路由逻辑设计。
4）根据原理图、布局图组装芯片，添加pad帧，然后以GDSII格式输出。
四、教学大纲
1. VLSI简介
2. 电路与布局
3. 处理器实例
4. CMOS晶体管理论
5. 非理想晶体管理论
6. 直流和瞬态响应
7. 逻辑努力
8. 功率
9. 缩放比例
10. 模拟
11. 组合逻辑电路设计
12. 时序逻辑电路设计
13. 导线
14. 加法器
15. 数据通路功能单元
16. SRAM
17. 定时
18. 变化与可靠性
19. 测试
20. 封装，I / O和功率分布
本文内容来源于Arm官网
温馨提示：该教育套件免费提供给所有人。下载前需接受用户许可协议。
