Cortex-M3和Cortex-M4 Fault异常应用之二 ----- Fault处理函数的实现

转自：CSDN
作者：zhzht19861011

在项目处于调试期间，Fault处理程序可能只是一个断点指令，调试器遇到这个指令后停止程序的运行。默认情况下，由于非硬Fault被禁能，所有发生的非Fault都会上访成硬Fault，因此只要在硬Fault处理程序中设置一个断点，就可以观察所有Fault信息。

当使用MDK-ARM的RealView编译器时，你可以用下面的C代码替代默认硬Fault处理程序，这段代码检测产品是否连接到一个调试器，只有在连接到一个调试器的情况下，才会执行断点指令。

void HardFault_Handler (void) { 
     if (CoreDebug ->DHCSR & 1) { // check C_DEBUGEN == 1 -> Debugger Connected 
     __breakpoint (0);            // halt program execution here 
 } 
     while (1);                   // enter endless loop otherwise 
 }

说明一下，在这段代码中，关于这个CoreDebug->DHCSR也可以在core_cm3.h中找到；__breakpoint()函数是ARM编译器所支持的内部指令，这个函数的作用是在指令流中插入一个断点指令（BKTP）。详细可以查看编译器手册Compiler Reference Guide – Compiler-specific Features - __breakpoint。

为了使能除数为零以及未对齐内存访问产生Fault，应用程序初始化代码要设置SCB->CCR寄存器，下面的C代码清单用于使能除数为零以及未对齐内存访问产生Fault。

SCB ->CCR |= 0x18; /* enable div-by-0 and unaligned fault*/ 
SCB ->CCR |= 0x18; /* enable div-by-0 and unaligned fault*/

对于最终的应用程序，Fault处理程序或许会按照下面所说的实现：

1、系统复位：通过置一SCB->AIRCR（应用程序中断和复位控制寄存器）的位2（SYSRESETREQ）。这样将会强制对调试设备之外的所有主要设备进行一次大的系统复位。如果你不想复位整个系统，你可以只置一SCB->AIRCR寄存器的位0.（注：LPC1778/88不支持这个位）
2、恢复：在某些情况下，还是有希望解决产生Fault的问题的。例如，如果程序尝试访问了协处理器，可以通过一个协处理器的软件模拟器来解决。
3、终止任务：如果系统运行了一个RTOS，则相关的任务可以被终结或者重新开始。
下面的C代码清单可以用来使能用法、存储器管理和总线Fault：

SCB ->SHCSR |= 0x00007000;     // enable Usage Fault, Bus Fault, and MMU Fault

在调试期间，最主要的是要弄清楚触发了哪类Fault，什么原因触发了Fault以及定位到触发Fault的代码，可以利用一个空闲串口当作调试用，将以上信息发给PC，通过串口调试助手接收这些Fault信息。
主要步骤如下：

1、如有必要，使能非硬Fault（用法、存储器管理和总线Fault）
2、如果有必要使能捕获除法为零和未对齐内存访问
3、编写Fault处理程序
4、将启动代码中默认的Fault处理程序更换成自己需要的Fault处理程序

补充一些基础知识，有利于理解下面的代码：

堆栈：
Cortex-M3的堆栈是使用“向下生长的满栈”模型，SP指针指向最后一个被压入堆栈的32位数值。在下一次压栈时，SP先自减4，再存入新的数值。POP操作正好相反，先弹出当前SP指针处的32位数值，再将SP的值增4.

Cortex-M3的异常/中断过程：

1、入栈：硬件自动把8个寄存器的值压入堆栈（8个寄存器依次为：xPSR、PC、LR、R12以及R3~R0）。如果异常发生时，当前的代码正在使用PSP（进程堆栈），则上面8个寄存器压入PSP；否则就压入MSP（主堆栈）。一旦进入服务例程，就将一直使用MSP。Cortex-M3内核响应中断/异常的延时固定为12个时钟周期。以上操作使用Cortex-M3的数据总线。
2、取向量：与入栈同时，Cortex-M3内核从向量表中找出正确的异常向量，然后在服务程序的入口地址欲取指。以上操作使用Cortex-M3的指令总线
3、更新寄存器：入栈和取向量操作完成后，在执行服务例程之前，还要更新一些列寄存器：

SP：在入栈操作后，会把堆栈指针（PSP或MSP）更新到新的位置。在执行中断/异常服务例程时，一定是使用MSP。
PSR：更新IPSR位段（PSR最低部分）的值为新响应的异常编号。
PC：在取向量完成后，PC将指向服务例程的入口地址。
LR：在出入ISR的时候，LR保存一些在异常返回时用到的特殊位。

下面以硬Fault处理为例，介绍一下如何将Fault信息上报到PC的调试助手上。

在程序初始化代码中，使能非硬Fault（使用Keil MDK编译器，必须包含core_cm3.h头文件）

static __INLINE void EnableFault(void)
{
     SCB->SHCSR |= (SCB_SHCSR_USGFAULTENA_Msk|SCB_SHCSR_BUSFAULTENA_Msk|SCB_SHCSR_MEMFAULTENA_Msk);
}

编写硬Fault处理程序

/* 
 * 截获硬Fault异常
 * arg:堆栈指针
 */
 void HardFaultHandle(unsigned int *arg)
 {    
     unsigned int stacked_r0,stacked_r1,stacked_r2,stacked_r3,stacked_r12,stacked_lr,stacked_pc,stacked_psr;
     stacked_r0=((unsigned long)arg[0]);
     stacked_r1=((unsigned long)arg[1]);
     stacked_r2=((unsigned long)arg[2]);
     stacked_r3=((unsigned long)arg[3]);
     stacked_r12=((unsigned long)arg[4]);
     stacked_lr=((unsigned long)arg[5]);
     stacked_pc=((unsigned long)arg[6]);
     stacked_psr=((unsigned long)arg[7]);
     
     PLC_DEBUGF(TEST_DEBUG,("致命错误:系统发生硬Fault!!\n"));
     PLC_DEBUGF(TEST_DEBUG,("捕获错误发生时的环境,上报Fault状态寄存器:\n"));
     PLC_DEBUGF(TEST_DEBUG,("R0= 0x%x\n",stacked_r0));
     PLC_DEBUGF(TEST_DEBUG,("R1= 0x%x\n",stacked_r1));
     PLC_DEBUGF(TEST_DEBUG,("R2= 0x%x\n",stacked_r2));
     PLC_DEBUGF(TEST_DEBUG,("R3= 0x%x\n",stacked_r3));
     PLC_DEBUGF(TEST_DEBUG,("R12= 0x%x\n",stacked_r12));
     PLC_DEBUGF(TEST_DEBUG,("LR= 0x%x\n",stacked_lr));
     PLC_DEBUGF(TEST_DEBUG,("PC= 0x%x\n",stacked_pc));
     PLC_DEBUGF(TEST_DEBUG,("PSR= 0x%x\n",stacked_psr));
     
     PLC_DEBUGF(TEST_DEBUG,("HFSR= 0x%x\n",HFSR));
     
     PLC_DEBUGF(TEST_DEBUG,("BFSR= 0x%x\n",BFSR));
     PLC_DEBUGF(TEST_DEBUG,("BFAR= 0x%x\n",BFAR));
     
     PLC_DEBUGF(TEST_DEBUG,("MMSR= 0x%x\n",MMSR));
     PLC_DEBUGF(TEST_DEBUG,("MMAR= 0x%x\n",MMAR));
     
     PLC_DEBUGF(TEST_DEBUG,("UFSR= 0x%x\n",UFSR));
     
     HFSR=0xFFFFFFFF;
     BFSR=0xFF;
     MMSR=0xFF;
     UFSR=0xFFFF;
  
     while(1);    
 }

在启动代码中，将默认硬Fault处理程序更换为自己需要的Fault处理程序

 HardFault_Handler\
                 PROC                
                 IMPORT   HardFaultHandle
                 TST      LR,#4
                 ITE      EQ
                 MRSEQ    R0,MSP
                 MRSNE    R0,PSP
                 B        HardFaultHandle
                 ENDP

相关文章

Cortex-M3和Cortex-M4 Fault异常应用之一 ----- 基础知识

更多Arm技术文章动态请关注极术社区Arm技术专栏。

推荐阅读

目录