达坦科技始终致力于打造高性能Al+ Cloud 基础设施平台DatenLord，积极推动AI应用的落地。DatenLord通过软硬件深度融合的方式，提供高性能存储和高性能网络。为AI 应用提供弹性、便利、经济的基础设施服务，以此满足不同行业客户对AI+Cloud 的需求。
摘要：领域特定架构已成为计算机发展的一种趋势。在提供更高效算力的同时，它也给底层硬件的开发带来了更大的挑战。传统的芯片设计和验证技术已越来越无法应对这些新的要求和挑战。在芯片设计上，本文将介绍如何使用SpinalHDL，一种基于Scala的新型硬件描述语言（HDL），或者更准确地说是硬件构造语言，提高硬件设计的效...
这篇介绍Bluespec以及设计示例的文章，是在2021年ICCAD（International Conference On Computer-Aided Design）发布的论文。达坦科技的open-rdma项目和推广的MIT体系结构学习社区都用到Bluespec，因此将此论文翻译成中文，以便大家了解2020年Bluespec开源后相关的开源项目。
达坦科技通过软硬件深度融合的方式打通云间壁垒，实现数据高效跨云访问。其采用硬件加速提升存储性能，目前采用FPGA实现存储相关场景的性能加速。SpinalHDL是达坦科技在产品中使用的硬件描述语言之一，因此，达坦科技一直热心于推广SpinalHDL在业界的落地应用。
随着芯片技术自主可控成为国家重要的战略发展规划，对芯片设计相关领域的人才需求也在快速增长。体系结构课程相对于硬件设计的重要性可以类比于设计模式相对于软件设计的重要性，扎实的体系结构基础是设计复杂硬件的基石。然而现实情况是，虽然国内大专院校计算机学科、电子工程学科、微电子等都有开设体系结构或组成原...
SpinalHDL是一种开源的高级硬件描述语言，它可以作为VHDL或Verilog的替代，Charles Papon 在2014年创建后，伴随着数年来开源硬件设计的蓬勃发展，在多方面显露出优势，譬如：它专注于高效的硬件描述，而不是事件驱动；作为一种基于Scala的DSL，能够借助现有的Scala语言特性和开发工具提供强大、易用、高效的硬件设计能力。
SpinalHDL是一种开源的高级硬件描述语言，它可以作为VHDL或Verilog的替代，Charles Papon 在2014年创建后，伴随着数年来开源硬件设计的蓬勃发展，在多方面显露出优势，譬如：它专注于高效的硬件描述，而不是事件驱动；作为一种基于Scala的DSL，能够借助现有的Scala语言特性和开发工具提供强大、易用、高效的硬件设计能力。
blue-ethernet项目使用Bluespec SystemVerilog(BSV)硬件描述语言实现了一系列在FPGA上加速网络数据包处理的硬件模块。具体来说，其提供了用于生成和解析Ethernet/IP/UDP网络报文的硬件模块。此外，还提供了一个具有非阻塞高速缓存的APR报文处理单元，用于自动解析设备的物理MAC地址。
数据流式编程（Dataflow Programming）是一种存在已久的程序设计范式，可以追溯到19世纪60年代，由MIT的Jack Dennis教授开创。
软硬件联合仿真在确保高效云解决方案的质量、降低风险、节省时间和成本方面发挥着关键作用。达坦科技致力于打通云间壁垒、实现数据高效跨云访问，为云上应用提供高性能安全存储支持。在研发过程中，软硬件联合仿真显得尤为重要。这一综合仿真方法有助于验证系统的一致性，分析和修复潜在故障，评估性能并优化资源分配。...
由于接口控制信号上的差异，要实现Bluespec SystemVerilog(BSV)生成的代码和外部Verilog代码之间的正确交互是一件比较麻烦同时容易出错的事情。在BSV中, 模块之间的交互都是基于Action或ActionValue这两类method完成。下图展示了使用BSV设计的某一模块的接口定义及其实际生成的硬件端口。由图可见，除了被显式地定义为函...
在2023年初，达坦科技发起成立硬件设计学习社区，邀请所有有志于从事数字芯片设计的同学加入我们的学习互助自学小组，以理解数字芯片设计的精髓，强化理论知识的同时提升实操技能，继而整体提升设计能力。6.175和6.375的课程和Lab学习都有一定的难度，要求采用Bluespec语言实现RISC-V处理器，并支持多级流水、分支预测、...
循环冗余校验码，即Cyclic Redundancy Check (CRC), 是一种在各种通信系统中广泛应用的检错机制。CRC算法的工作原理和哈希函数类似，具体来说，其对任意长度的数据计算出一段唯一的标识（校验和）, 然后根据这个标识来判断该数据在传输过程中是否发生变化。CRC检错码在实际生活中有着广泛的应用，诸如网络通信，存储系统...
在2023年初，达坦科技发起成立硬件设计学习社区，邀请所有有志于从事数字芯片设计的同学加入我们的学习互助自学小组，以理解数字芯片设计的精髓，强化理论知识的同时提升实操技能，继而整体提升设计能力。现在，完成第一期学习的同学整理了MIT6.175和MIT6.375的关键内容以及Lab实践的学习笔记。
近年来随着Bluespec、Chisel、SpinalHDL、PyMTL等一众新一代HDL的推出，业界逐步感受到新一代HDL在数字芯片设计效率方面的提升。相比Verilog和VHDL，这些新一代HDL在语法表达能力、代码简洁程度、错误检查等方面有不小的提升；相比高阶综合HLS，这些新一代HDL支持RTL级描述能力，在芯片性能的把控方面远超HSL。数字芯片...
LNN(ListenAI Neural Network) 是专为聆思 AIOT 芯片（目前支持 CSK6 系芯片）定制开发的AI生态工具链，助力开发者轻松在聆思 CSK6 芯片上部署 AI 能力、快速上线AI业务，帮助越来越多嵌入式尤其是 AIOT 产品实现 AI 赋能，助力产业智能化升级。
这个专题主要对基于FPGA的智能网卡技术进行介绍，上篇介绍了NanoPU、PANIC、Tonic等，这次介绍“Corundum: An Open-Source 100-Gbps NIC ”，完全开源的100Gbps网卡，主要设计实现了一种可配置的DMA。高山留存阅读点滴。
下面我们就介绍几个开源网站，网站上会经常有一些开源项目，涉及各种各样的项目：SDR、图像处理、古老CPU复现。。。
自从1995年Verilog HDL 1364-1995标准发布至今已经20多年了，说他经久不衰并不恰当，主要是没有新的语言可以替代，现今数字电路高速发展，Verilog的一些缺点暴露的越来越多，下面总结一下：
《中国开源发展研究分析 2022 》研究报告，为开发者，技术管理者，开源社区运营、市场，开源办公室工作人员以及其他对开源有一定基础认知，但期待进一步了解开源、理解开源的朋友，带来信息上的增量以及对开源趋势、开源人画像方面的关键洞察。
