由于 FPGA 具有并行特性,它在精密电机控制和机器人领域表现出色。本文是探索开发基于 ROS2 的解决方案,让机器人可以在白板上自主书写文字。
目前国内逻辑分析仪主流的架构都是使用 FPGA+USB PHY,结合 FPGA 的优点及 USB 的高接入性使其一直占据着中高端市场。
这也是《FPGA 实现串口升级及 MultiBoot》系列中的一篇文章,作为一个专题单独出来说明。本篇文章分为三个主题:固化、启动和 MultiBoot 实现。固化分为 SPI 和 BPI FLASH 两种情况;启动分为 SREC 解析及加快启动模式的 ELF 直读;最后就是 MultiBoot 实现的时候应该注意什么。固化软核的固化和外部 FLASH 及应用程序大...
在面试的时候,要在短时间检查一个人的水平,需要面试官有针对性的问些问题,这里举例说一个很能体现 FPGA 硬件思维的一道面试题。
作为一名FPGA工程师,经常需要在多个FPGA设备之间移植项目,核心的问题是IP的管理和移植,今天通过安装和使用 FuseSoC 在多个 AMD FPGA 之间移植一个简单的项目。从 AMD Spartan™ 7 更改为 AMD Artix™ 7 设备,然后是 AMD Kintex™ UltraSacle™。
ISP(Image Signal Processor)我介绍了很多了,大家可以先看下面的文章,了解基本概念:
MultiBoot在流行前官方也推出过QuickBoot作为保证升级的方式,但是不知什么原因,该方式的参考例程已经被官方PASS掉了,下面是官方的说明:
核心主控是ZYNQ UltraScale+系列FPGA。虽然目前新能源汽车主控已经转投英伟达+ARM了,但是FPGA还是有一定应用场景的。
缩略词索引:K7:Kintex 7V7:Vertex 7A7:Artix 7我们在正常升级的过程(只使用一个位流文件),假如:(1)因为干扰通信模块收到了一个错误位;(2)或者烧写进FLASH时突然断电,导致位流文件不完整;(3)再或者使用软核升级应用程序时,突然断电或者接收文件错误,导致应用程序启动不了;(4)再再或者外场人员烧写了不...
在微秒内交换“硬件”:使用 AMD 的 FPGA 即可实现。该技术称为DFX(Dynamic Function Exchange)。
缩略词索引:K7:Kintex 7V7:Vertex 7A7:Artix 7上一篇中介绍了FPGA的启动步骤,如图0 所示,今天这篇文章就要在上一篇文章基础上进行分支细化,首先我们先了解FPGA 启动加载的几种方式。同时对于我们设计中常见的几个问题将在文章最后详细讨论,比如HEX、BIN、MCS区别,在生成MCS时候Bit Swap什么作用,Bitstream 压缩到...
这个系列开篇肯定要先了解FPGA的启动流程,试想一下:我想实现MultiBoot,那么我应该在什么时候开始升级,升级失败后FPGA进行了哪些操作,以及怎么回到Golden区?
在上一篇教程中,创建了一个 I2S 发送器用来发送来从FPGA内部 ROM 的音频数据。下一步,我们向该 I2S 发送器添加 AXI-Stream 接口,这样我们就可以将发送器与 ZYNQ 的处理系统连接,还可以从 SD 卡读取音频数据。
《优秀的IC/FPGA开源项目》是新开的系列,旨在介绍单一项目,会比《优秀的 Verilog/FPGA开源项目》内容介绍更加详细,包括但不限于综合、上板测试等。两者相辅相成,互补互充~
FPGA 允许在单个芯片中实现大量数字逻辑,其运行速度相对较高,并且只需很少或不需要在 CPU 内核上运行的传统顺序程序即可完成其工作。
之前推荐过适合FPGA的神经网络,包括CNN、DNN及SNN等,想实现的可以去看下:优秀的 Verilog/FPGA开源项目介绍(三十五)- TinyML 优秀的 Verilog/FPGA开源项目介绍(二十四)- 脉冲神经网络 (SNN) 优秀的 Verilog/FPGA开源项目介绍(二十二)- 深度神经网络 (DNN) 优秀的 Verilog/FPGA开源项目介绍(二十一)- 卷积神经...
VGG(Visual Geometry Group)是牛津大学的Karen Simonyan和Andrew Zisserman在挑战2014年的ILSVRC时提出的系列模型。基于模型研究和比赛结果,两人发表了论文《Very Deep Convolutional Networks For Large-Scale Image Recognition》。
FPGA是“可重构逻辑”器件。先制造的芯片,再次设计时“重新配置”。ASIC 不需要“重新配置”。你先设计,把它交给代工厂,然后制造芯片。现在让我们看看这些芯片的结构是什么样的,以及它们的不同之处。● 逻辑单元:FPGA的基础模块这是最小的逻辑块。LUT 充当组合逻辑。在DFF的帮助下,可以形成时序逻辑。它可以构建逻辑门、...
很多人都比较反感用C/C++开发(HLS)FPGA,大家第一拒绝的理由就是耗费资源太多。但是HLS也有自己的优点,除了快速构建算法外,还有一个就是接口的生成,尤其对于AXI类接口,按照标准语法就可以很方便地生成相关接口。
由于 GPU 市场竞争激烈,目前大公司除了专利垄断,一些技术细节也是封闭的。除了英特尔,它发布了大量关于其 GPU 的技术文档:[链接]当然,还可以在网上找到一些古老的GPU 如 i810/815 手册。AMD 也发布了大量文档 :[链接]包括其当前和过去产品的完整 ISA 文档,但是这些文档更倾向于“使用手册”,主要包括(数百或数千...