开源地址：[链接]GameGirl的硬件，包括FPGA核心板，核心控制板（扩展板）以及一个USBHUB板。核心板主要参数：FPGA：EP4CE22F17I7SDRAM:HY57V561620 32MB板载USB-Blaster外设：1、4*LED2、2*kEY3、1*HDMI4、2*PMOD（标准）5、模式配置拨码开关核心控制板主要参数：CPU：AT91SAM7S256USBHUB：标准1拖4HUB视频介绍：[链接]...
之前群里有人问ZYNQ在哪方面有应用，回答时过于笼统，这篇文章就带领大家看下ZYNQ在一些场所已经实现的应用，由于一些视频是英文的，就让小伙伴们就把视频先放到B站上添加了字幕，视频很多，目前只上传了一半左右，后续会陆续更新（添加字幕比较费时间）。
时至今日，不管从国际形势还是国家对于“中国芯”的扶持，“国产化”这一话题越来越要付出实践，对于FPGA这一“万能芯”也是很多企业会优先考虑的。
建议bank0、bank14、bank15的VCCO电压一致，避免出现I/O Transition at the End of Startup（建议按照下表进行配置）
本文摘自《Vivado使用误区与进阶》，作者为Xilinx工具与方法学应用专家Ally Zhou。整理：碎碎思版权归原作者所有
现场可编程门阵列（FPGA）可以实现任意数字逻辑，从微处理器到视频生成器或加密矿机，一应俱全。FPGA由许多逻辑模块组成，每个逻辑模块通常由触发器和逻辑功能以及连接逻辑模块的路由网络组成。FPGA的特殊之处在于它是可编程的硬件：您可以重新定义每个逻辑块及其之间的连接，用来构建复杂的数字电路，而无需物理上连接...
有一个有趣的现象，众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域。换句话说，只有一个独立的网络可以驱动一个设计中所有触发器的时钟端口。虽然这样可以简化时序分析以及减少很多与多时钟域有关的问题，但是由于FPGA外各种系统限制，只使用一个时钟常常又不现实。FPGA时常需要在两...
整理的FPGA的知识图谱，方便大家学习，如果有任何问题，欢迎私信作者交流。因完整图片太大，截图分成以下几块。完整的SVG矢量图可从这里下载[链接]。
23个FPGA开源网站1.OPENCORES.ORG网站地址：[链接]OPENCORES.ORG网站截图这里提供非常多，非常好的FPGA内核。进入后，选择_project_或者由_http//__www.opencores.org/browse.cgi/by\_category_进入。网站介绍：OpenCoresis a loose collection of people who are interested in developing hardware, witha similar eth...
增加一个AXIDMA章节，这部分内容是很多例程的基础，难度不大但是也不小，需要彻底理解整个运行机制。
上面介绍了AMBA总线中的两种，下面看下我们的主角—AXI，在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线分别为：
基于AXI的DMA对内部寄存器的读写有着相同的方式。在普通传输模式下，DMA内部的寄存器都是由处理器通过AXI-Lite总线进行读写的；但基于AXI总线的三种ＤＭＡ，都增加了S/G传输模式，它卸载了处理器对寄存器的读写，通过独立的S/G读写通道对存储着命令描述符的内存进行访问读取、处理描述符，然后更新描述符写入内存。
不同类型的DMAGPIOHigh performance w/DMA几种DMA的总结ZYNQ中不同应用的DMA 几个常用的 AXI 接口 IP 的功能（上面已经提到）：AXI-DMA：实现从 PS 内存到 PL 高速传输高速通道 AXI-HP<---->AXI-Stream 的转换AXI-FIFO-MM2S：实现从 PS 内存到 PL 通用传输通道 AXI-GP<----->AXI-Stream 的转换AXI-Datamover...
订阅极术社区线上线下活动，包括技术沙龙，赠书活动，开发板申请等
订阅极术公开课，即时获取最新技术公开课信息
嵌入式端AI，包括AI算法在推理框架Tengine，MNN,NCNN，PaddlePaddle及相关芯片上的实现。欢迎加入微信交流群，微信号：gg15319381845（备注：嵌入式）
Arm相关的技术博客，提供最新Arm技术干货，欢迎关注
