碎碎思 头像

碎碎思

4560 声望
他还没有填写个人简介
关注了
0
粉丝数
60
最新动态
  • 发布了文章 ·
    FPGA项目开发之时钟规划

    当我刚开始我的FPGA设计生涯时,我对明显更小、更不灵活的 FPGA(想想 XC4000XL / Clcyone3/4和 Spartan)和工具的非常简单的时钟规则之一是尽可能只使用单个时钟。当然,这并不总是可能的,但即便如此,时钟的数量仍然有限。

    摘要图
  • 发布了文章 ·
    【Verilog我思我用】-generate

    在使用xilinx官方例程《XAPP585》实现CameraLink接口发送或者接收数据时,有个程序还是值得学习的,下面把这段程序截出来:

    摘要图
  • 发布了文章 ·
    FPGA/HDL 人员开发利器-TerosHDL(开源 IDE)

    TerosHDL 的目标是为 HDL 开发人员提供一个开源 IDE,该 IDE 具有软件开发人员常用的功能。IDE 包含一堆工具,其中最重要的是VSCode 插件。一些工具是由Teros Technology组织开发的,而另一些则来自开源项目。所有工具都组织在不同的后端,并通过插件暴露给 GUI。

    摘要图
  • 发布了文章 ·
    在 Vivado 中使用 HLS 创建的IP

    目前我们已经单独使用 HLS 创建了IP(见上一节)。在本实践中,我们将实际实现 HLS 组件作为 FPGA 设计的一部分。首先我们将学习如何做到这一点,然后我们将创建硬件来解决一些实际问题。

  • 发布了文章 ·
    乒乓操作实例讲解-FIFO

    无论何时,在复杂的 FPGA 设计过程中,都不可避免地需要在模块之间发送数据,实现这一点的常用的是 FIFO。

    摘要图
  • 发布了文章 ·
    ​FPGA便捷开发-TCL商店(开源)

    在IC领域中常用的脚本有Tcl、Perl、Shell、Python等,在这些脚本里面,Tcl(“工具命令语言”( 即Tcl的全称Tool Command Language))由于其语法简单,易上手等特点,在FPGA开发中越来越受到重视。

    摘要图
  • 发布了文章 ·
    使用Vitis HLS创建属于自己的IP

    高层次综合(High-level Synthesis)简称HLS,指的是将高层次语言描述的逻辑结构,自动转换成低抽象级语言描述的电路模型的过程。

    摘要图
  • 发布了文章 ·
    为你的FPGA设计加加速,NIC、Router、Switch任意实现

    《优秀的IC/FPGA开源项目》是新开的系列,旨在介绍单一项目,会比《优秀的 Verilog/FPGA开源项目》内容介绍更加详细,包括但不限于综合、上板测试等。两者相辅相成,互补互充~

    摘要图
  • 发布了文章 ·
    HLS最全知识库

    高层次综合(High-level Synthesis)简称HLS,指的是将高层次语言描述的逻辑结构,自动转换成低抽象级语言描述的电路模型的过程。

    摘要图
  • 发布了文章 ·
    RTL与HLS强强联合打造FPGA新开发之路

    高层次综合(High-level Synthesis)简称HLS,指的是将高层次语言描述的逻辑结构,自动转换成低抽象级语言描述的电路模型的过程。

    摘要图
  • 发布了文章 ·
    优秀的IC/FPGA开源项目(一)-FPGA+CMOS+USB/SD架构开源项目

    《优秀的IC/FPGA开源项目》是新开的系列,旨在介绍单一项目,会比《优秀的 Verilog/FPGA开源项目》内容介绍更加详细,包括但不限于综合、上板测试等。两者相辅相成,互补互充~

    摘要图
  • 发布了文章 ·
    优秀的 Verilog/FPGA开源项目介绍(三十三)- 基于ARM核的复杂项目

    得益于Risc-V的兴起,ARM公司在前几年把m3和m0的内核通过Design_Star的活动给开源了,开发者只需要在ARM网站上注册就可以下载源码或者是IP核来直接调用,目前来看比较完善的有Xilinx和Gowin这两家体验挺好。其中Vivado中开发目前比较广泛及方便。

    摘要图
  • 发布了文章 ·
    AD936x+ZYNQ搭建收音机(二)含视频演示

    注意:天线接口要选择和自己SDR平台对应的座子接口,目前常见的都是SMA接口。其他接口自行想办法将天线接到SDR的RX接口。

    摘要图
  • 发布了文章 ·
    FPGA与CPU进行数据通信有哪些方法?

    在进行FPGA设计时候,除了一些算法\验证等应用,其他情况下都需要FPGA和控制器进行数据交互(通信)。

    摘要图
  • 发布了文章 ·
    AD936x+ZYNQ搭建收音机(一)

    利用SDR做一个收音机是所有入门SDR都会做的小项目,简单直观易上手的特点和“Hello World”、流水灯一样。本篇文章就带领大家利用AD936X+ZYNQ平台SDR做个SDR。

    摘要图
  • 发布了文章 ·
    MII2RGMII IP核使用设计举例

    本例程将 PS 的 ETH1 通过 EMIO 方式引出, 通过 EMIO 引出的 ETH 为 GMII 接口, 将其与 GMII toRGMII IP 核连接后转换成 RGMII 接口,然后与外部子卡中的 88E1512 芯片连接。在 PS 端通过 SDK 自带的 lwip echo server 例程通过子卡,以 RJ45 电口与 PC 机实现 TCP 网络通信。

    摘要图
  • 发布了文章 ·
    优秀的 Verilog/FPGA开源项目介绍(三十一)- OFDM

    在电信领域,正交频分复用技术( OFDM - orthogonal frequency-division multiplexing ) 是一种数字传输类型,在多个载波频率上对数字数据进行编码的方法。OFDM 已发展成为一种流行的数字通信方案,用于数字电视和音频广播、DSL 互联网接入、无线网络、电力线网络和4G / 5G移动通信等应用。

    摘要图
  • 发布了文章 ·
    HDBaseT是什么协议?与SDI和HDMI比较有哪些区别?

    HDBaseT是什么协议?它是由来自日韩的家电大厂LG、Samsung、Sony等公司组建的HDBaseT联盟推出,是一项用于整个家庭范围内及商业环境中未压缩高清多媒体内容融合传输的标准。HDBaseT接口采用俗称水晶头的RJ45接头,该技术可使您能够连接身边的所有娱乐和内容设备,实现无压缩、超高清数字媒体内容的优化传输。其核心在于...

    摘要图
  • 发布了文章 ·
    Verilog“七宗罪”

    Verilog始于20世纪80年代初,是一家名为Gateway Design Automation的公司的专有硬件描述语言(HDL)。最初的Verilog HDL的主要作者是Phil Moorby。

    摘要图
  • 发布了文章 ·
    优秀的 Verilog/FPGA开源项目介绍(三十零)- 暴力破解MD5

    MD5原理 {代码...} MD5目前应用比较多的就是文件校验,当然作为一种“密码”其也可以在密码管理以及数字签名领域使用。其加密原理如下:MD5刚出来的时候的确加密性很强,但是经过几年的发展,在1996年左右被发现是可以被破解的,同时在2004年由中国王小云教授发现其也不可以防碰撞(所谓“碰撞“并不是正向破解,而是用其他...

    摘要图
认证与成就
获得 350 次点赞
2020年11月24日 加入
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息