碎碎思 头像

碎碎思

3505 声望
他还没有填写个人简介
关注了
0
粉丝数
35
最新动态
  • 发布了文章 ·
    从开源项目探讨“FPGA挖矿”的本质

    挖矿(下称WK)一直是2020~2021的热点话题,一直持续到今天,今天我们想聊聊用FPGA进行WK的核心是什么,以及为什么会现在鲜有用FPGA进行挖矿的了?

    摘要图
  • 发布了文章 ·
    优秀的 Verilog/FPGA开源项目介绍(二十七)- 小型CPU

    在FPGA上实现一个CPU是一个令人兴奋的事情,但是太复杂的CPU实现起来太难,而且不适合去了解计算机的架构,所以今天介绍一些小型的CPU,比如8051、MIPS、MSP430等~

    摘要图
  • 发布了文章 ·
    基于开源CNN的图像压缩算法

    图像压缩从直观上看就是压缩图像,这里的压缩其实包括多个维度:一是直观上的大小;二是信息压缩,这里的信息包括空间和视觉等多个方向。

    摘要图
  • 发布了文章 ·
    FPGA和USB3.0通信-联合测试(二)

    本次演示用的是USB3.0芯片-CYPRESS CYUSB3014(下称 FX3),该芯片是标准的USB3.0 PHY,可以大大简化使用USB通信时FPGA的设计,主需要使用状态机进行FIFO的读写控制即可,同时该芯片还具有ARM核+I2S、I2C、SPI、UART等接口,大大增加了该芯片的使用范围。

    摘要图
  • 发布了文章 ·
    ​FPGA和USB3.0通信-联合测试(一)

    本次演示用的是USB3.0芯片-CYPRESS CYUSB3014(下称 FX3),该芯片是标准的USB3.0 PHY,可以大大简化使用USB通信时FPGA的设计,主需要使用状态机进行FIFO的读写控制即可,同时该芯片还具有ARM核+I2S、I2C、SPI、UART等接口,大大增加了该芯片的使用范围。

    摘要图
  • 发布了文章 ·
    FPGA和USB3.0通信-USB3.0 PHY介绍

    通过之前的介绍<FPGA和USB3.0通信-USB3.0协议介绍,我们大致了解到USB3.0整个协议异常复杂,就连物理层都需要SerDes(FPGA实现的情况)才可以,所以目前使用USB3.0时,搭档FPGA的最优解就是外置USB3.0 PHY片。

    摘要图
  • 发布了文章 ·
    FPGA和USB3.0通信-USB3.0协议介绍

    今天开始将会通过4~5篇文章介绍FPGA和USB3.0通信的相关知识,这其实是《FPGA和外围接口(继续更新)基于FPGA的网口通信设计》后续。PCIe也在筹备中。

    摘要图
  • 发布了文章 ·
    芯片面积估计方法简介

    芯片面积估计就是通过目标工艺的库信息,设计的spec、以往设计的信息及,部分IP的综合报告来统计这主要部分的总面积的过程。

    摘要图
  • 发布了文章 ·
    ZYNQ从放弃到入门(十二)- AMP — Zynq 上的非对称多核处理器

    之前介绍的所有文章我们都只使用了一个 ARM Cortex-A9 处理器内核(Core 0)。然而,PS 端包含两个处理器内核,对于许多应用程序,我们希望同时使用两个 Zynq 内核以获得最佳性能。将两个 Zynq 处理器内核用于不同的任务可以称为非对称多核处理 (AMP,Asymmetric Multiprocessing),并且可以涉及以下任意组合:

    摘要图
  • 发布了文章 ·
    FPGA和USB3.0通信-硬件的测试

    本次演示用的是USB3.0芯片-CYPRESS CYUSB3014(下称 FX3),该芯片是标准的USB3.0 PHY,可以大大简化使用USB通信时FPGA的设计,主需要使用状态机进行FIFO的读写控制即可,同时该芯片还具有ARM核+I2S、I2C、SPI、UART等接口,大大增加了该芯片的使用范围。

    摘要图
  • 发布了文章 ·
    FPGA和USB3.0通信-FX3硬件设计简谈

    本次演示用的是USB3.0芯片-CYPRESS CYUSB3014(下称 FX3),该芯片是标准的USB3.0 PHY,可以大大简化使用USB通信时FPGA的设计,主需要使用状态机进行FIFO的读写控制即可,同时该芯片还具有ARM核+I2S、I2C、SPI、UART等接口,大大增加了该芯片的使用范围。

    摘要图
  • 发布了文章 ·
    优秀的 Verilog/FPGA开源项目介绍(二十六)- ISP (图像信号处理)

    今天项目的顺序就是先介绍几个关于ISP算法架构的项目,包括python、matlab、c等高级语言实现的ISP算法架构,最后介绍一个FPGA实现ISP的项目。

    摘要图
  • 发布了文章 ·
    起飞!通过无线WIFI下载调试FPGA

    远程调试在整机调试时是很有必要和方便的,今天带给大家一个通过无线wifi下载调试fpga的一种方法,下边是整个架构的框图:

    摘要图
  • 发布了文章 ·
    优秀的 Verilog/FPGA开源项目介绍(二十五)- FPGA图像处理库

    F-I-L是一个FPGA平台的开源的图像处理库,已经拥有了许多常用操作,并在不断更新中。这些操作被以IP核的形式进行了封装,遵循同一种规范化的接口,同时具有流水线和请求响应两种使用模式。

    摘要图
  • 发布了文章 ·
    优秀的 Verilog/FPGA开源项目介绍(二十四)- 脉冲神经网络 (SNN)

    脉冲神经网络( Spiking neural network-SNN ) 是更接近自然神经网络的人工神经网络。除了神经元和突触状态之外,SNN 还将时间概念纳入其操作模型。这个想法是, SNN 中的神经元不会在每个传播周期传输信息(就像典型的多层感知器网络一样),而是仅在膜电位发生时才传输信息 - 与膜电荷相关的神经元的内在质量 - 达到特...

    摘要图
  • 发布了文章 ·
    ZYNQ从放弃到入门(十一)- XADC 的报警和中断

    Zynq SoC 监控自身电源电压和片上工作温度的能力是值得深讨的,我们可以在系统调试期间使用这种能力来验证初始电源电压和工作温度。然后,我们可以定期检查以确保这些参数在我们设计的整个测试和操作过程中保持在目标操作范围内。我们还可以在系统运行期间使用此功能作为一种预测,以确定 Zynq SoC 的环境是否存在导致故...

    摘要图
  • 发布了文章 ·
    优秀的 Verilog/FPGA开源项目介绍(二十二)- 深度神经网络 (DNN)

    深度神经网络 (DNN) 是一种人工神经网络(ANN),在输入层和输出层之间具有多层。有不同类型的神经网络,但它们基本由相同的组件组成:神经元、突触、权重、偏差和函数。这些组件的功能类似于人类大脑,可以像任何其他 ML 算法一样进行训练。

    摘要图
  • 发布了文章 ·
    ZYNQ从放弃到入门(十)- 操作系统uC/OS

    我们之前的文章都是基于“裸机”系统,这种情况适合比较简单的示例,但如果我们要使用更先进的处理系统并最大限度地发挥 Zynq SoC 的双核 ARM Cortex-A9 MPCore 处理器的优势,我们需要一个操作系统。有很多系统可供选择:

    摘要图
  • 发布了文章 ·
    ISP算法及架构分析介绍

    ISP其实算是图像处理的一个特例,一般应用于前端设备(相对于SENSOR),从结果上看就是将RAW数据转换成压缩后的RGB(一般)数据,供后续CPU使用(识别、压缩等)。

    摘要图
  • 发布了文章 ·
    ZYNQ从放弃到入门(九)-DMA

    我们上一节谈到使用 DMA(直接内存访问)的好处已经变得显而易见。到了这一步,我们留下了人类长期以来一直在思考的问题:DMA到底是什么?

    摘要图
认证与成就
获得 176 次点赞
2020年11月24日 加入
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息