碎碎思的声望记录 - 极术社区 - 连接开发者与智能计算生态

他的主页他的提问他的回答他的文章他的关注他的粉丝

他的收藏声望记录

他的声望记录

+5

文章被赞 · 2023年10月31日
优化 FPGA HLS 设计
+5

文章被赞 · 2023年10月31日
优化 FPGA HLS 设计
+5

文章被赞 · 2023年10月30日
优化 FPGA HLS 设计
+5

文章被赞 · 2023年10月25日
2D 中值滤波算法实现
+5

文章被赞 · 2023年10月25日
开源的Bluespec SystemVerilog (BSV)语言表现如何？
+5

文章被赞 · 2023年10月25日
超低成本FPGA JTAG方案
+5

文章被赞 · 2023年10月25日
快来看看用FPGA做的开源示波器
+5

文章被赞 · 2023年10月25日
快来看看用FPGA做的开源示波器（二）
+5

文章被赞 · 2023年10月25日
So，你想自己设计一个FPGA IP吗！
+5

文章被赞 · 2023年10月25日
FPGA/SoC控制机械臂
+5

文章被赞 · 2023年10月24日
FPGA/SoC控制机械臂
+5

文章被赞 · 2023年10月23日
快来看看用FPGA做的开源示波器（二）
+5

文章被赞 · 2023年10月20日
ZYNQ上运行FreeRTOS
+5

文章被赞 · 2023年10月20日
优秀的 Verilog/FPGA开源项目介绍（十七）- AXI
+5

文章被赞 · 2023年10月18日
优秀的 Verilog/FPGA开源项目介绍（三十七）- MATH库
+5

文章被赞 · 2023年10月18日
ZYNQ上运行FreeRTOS
+5

文章被赞 · 2023年10月16日
So，你想自己设计一个FPGA IP吗！
+5

文章被赞 · 2023年10月16日
So，你想自己设计一个FPGA IP吗！
+5

文章被赞 · 2023年10月10日
基于 FPGA 的低成本、低延时成像系统
+5

文章被赞 · 2023年10月07日
FPGA项目开发之AXI Stream FIFO IP
- 上一页
- 1
- …
- 11
- 12
- 13
- 14
- 15
- …
- 下一页

认证与成就

获得 431 次点赞

2020年11月24日加入

举报他

关注极术微信号
实时接收点赞提醒和评论通知

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

关注安谋科技招聘
实时获取安谋科技中国职位信息