现代CPU须在指令预取pipeline stage具备性能良好的分支预测器，以给pipeline后端供应充足有效的指令。大多数CPU会使用 BTB（Branch Target Buffer）或BTAC(Branch Target Address Cache)，Global History Buffer 和 RAS（Return Address Stack） 等部件来分别预测程序中分支语句和函数返回的跳转地址，较新的CPU还可能采...
汽车SoC芯片上一般采用虚拟化技术来隔离多个虚拟机，在同一硬件平台上运行多个系统，例如一个虚拟机运行IVI Linux/Android系统，另一个虚拟运行Cockpit系统。通过虚拟化技术可以实现在同一SoC硬件平台上的资源隔离分区，如CPU核的分配，物理内存的分配和隔离，外设的分配等。汽车产品上一般是采用Type 1的hypervisor虚拟...
随着人工智能（AI）的崛起和安全威胁加剧，计算的需求持续加强。因此，世界上各种设备核心的基础计算架构的持续演进显得尤为重要。这就是为什么我们的工程团队向Arm架构中添加新的功能和技术，然后软件团队确保软件尽可能无缝地利用这些未来的功能和技术。
之前介绍了CCA设计的一个目的是让non secure hypervisor可以创建和调度RME虚拟机和vCPU，并且给它分配内存等资源，但一旦这些资源分配给RME虚拟机之后，hypervisor就失去了访问这些内存内容的权限。这是通过EL3 monitor软件修改GPT表项实现的。从而实现虚拟机的机密计算。
本文翻译自：ARM Confidential Compute ArchitectureA New Model of Trusted Execution Environment On The ARM Architecture [链接], 并稍作扩展
早期的Power Control System Architecture v1.0（文档号 DEN0050）是可以公开访问的，后面到了Power Control System Architecture v2.0 (文档号 DEN0050C)， arm选择了将此文档不能公开下载，而是需要申请访问。好消息来了，这个文档现在开放公开访问了，文档号为DEN0050D。
Arm应用处理器从Arm926（应用于手机和嵌入式系统）开始，历经Arm11，单核Cortex-A8，第一个真正的多核系统Cortex-A9和后面的Cortex-A5,第一个大小核系统A15+A7到后面的A17+A7，A57/A72/A73+A53新的大小核DynamIQ系统A75, A76, A77, A78 + A55最新的Armv9 CPU A710/A720+A510系统Arm应用处理器始终以极佳的能效，低功耗应...
DC IVAC/ DC CIVAC指令用于将一个虚拟地址对应的cache line从data cache或是unified cache失效或清除失效到PoC点。N2 core硬件默认会将DC IVAC升级为DC CIVAC操作。
Arm的Advanced Microcontroller Bus Architecture（AMBA）在与生态系统合作解决复杂的行业性问题方面有着悠久的历史。现在，随着行业接纳芯粒（chiplets）技术，是时候将AMBA从片上扩展到多芯片了。
分享一篇我写的知识文章: [链接]问题SMMUv3硬件可以设计为：只有stage1地址转换支持只用stage2地址转换支持既支持stage1又支持stage2那软件怎么使用stage1和stage2的呢？回答这取决于软件的使用场景。Linux Kernel如果SMMUv3硬件只支持stage1或只支持stage2，那么支持的stage可以用于Linux的DMA-IOMMU和VFIO的场景。在Sh...
本文翻译自：Arm Neoverse N1 Core: Performance Analysis Methodology Performance Analysis on Neoverse N1 Core Using Hardware PMU Events [链接] 原作者： Jumana Mundichipparakkal, Krishnendra Nathella, Tanvir Ahmed Khan 翻译并稍做扩展：Zenon Xiu
本文翻译自 Best Practices for Armv8-R Cortex-R52+ Software Consolidation [链接] 原作者：
Arm Statical Profiling Extension (SPE)是从armv8.2开始引入的，它提供了硬件上的统计采样的支持。我们已经有了PMU为什么还要SPE呢？
随着CPU的设计的复杂度的增加，如何分析软件代码在CPU上运行的效率（profiling），代码热点和潜在的优化空间变得更困难。Arm CPU构架的PMU提供了一些软件代码／指令在CPU硬件pipeline中运行信息来帮助代码优化。现代CPU pipeline可以大致可以划分为Front End和 Back End以解耦指令Fetch/Decode/Dispatch和指令issue/exec...
Linux系统设计为独立的用户空间和内核空间，从而实现隔离得到安全性。在具有MMU的系统上，安全性是通过控制用户空间地址和内核空间地址的访问权限来是实现的。运行在用户空间的应用没有访问内核地址空间的权限，而内核大多数情况下不应该访问用户空间地址（虽然可能有访问权限）。但用户程序做系统调用时，内核调用服务...
这个时候你需要翻开8，9千页的arm构架文档，打开你的计算器，仔细算bit，认真对文档查寄存器信息。
前文介绍了通过Load-Exclusive/Store-Exclusive (Load-Linked/Store-Condition, LLSC)和LSE atomic机制实现的锁公平性问题。[链接]本文探讨这两种机制实现的atomic访问的可伸缩性（scalability）问题。
Armv8.x-A和Armv9.x-A构架持续进化，开发新功能以满足新的和现存市场需求。那么Armv8.x-A和Armv9.x-A如何对齐的呢？
