深入 AXI4 总线（一）握手机制

本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。
首发于知乎
作者：李凡

声明：如果没有特别标注，大部分时序图和部分语句来自 ARM AMBA 官方手册（有的时候感觉手册写得太好了，忍不住就直接翻译了。。）

声明2：AXI 总线的所有权利归 ARM 所有

备注：似乎手册下载不是很方便，有需要的朋友可以私信我。下载手册可以到ARM官网搜AMBA ，需要注册 ARM 账号。想起来百度文库应该有中文翻译版本。

https://developer.arm.com/products/architecture/system-architectures/amba?\_ga=2.69772688.1649206191.1539071986-1093133560.1531447977​developer.arm.com

今天我们第一次讨论 AXI 总线，我们就聊一些简单的话题，深入什么的，以后再说吧。

VALID/READY 握手机制

AXI 总线共有 5 个独立的通道，分别为写地址，写数据，写回应，读地址，读数据通道。5 条通道相互独立，有一些细小的差别，但共同使用一套握手机制：VALID/READY 机制。

VALID/READY 机制这个赛高啊，这个好啊，ARM 的手册上这么夸：

作为一种双向流控机制，VALID/READY 机制可以使发送接收双方都有能力控制传输速率。

发送方置高 VALID 信号表示发送方已经将数据，地址或者控制信息放到的写总线上，并保持。

接收方置高 READY 信号表示接收方已经做好接收的准备。

所谓的双向流控机制，指的是发送方通过 VALID 信号置起控制发送速度的同时，接收方也可以通过 READY 信号的置起与否控制接收速度，反压发送方的发送速度。

当双方的信息同时为高，时钟上升沿到达后，一次数据传输完成，在 1 到 n 次时钟上升沿后，双方传完了要传的信息后，两信号同时拉低。

VALID/READY 的三种情况

VALID/READY 信号按照到达的先后顺序可以分为 3 种情况：

1.VALID 信号先到达

发送方 VALID 信号早早就到了，这时还不到 T2 时刻，并带来了新鲜的数据（数据通道），地址或者控制信息（地址通道）。

但过了 T2 也没见到接收方的 READY 信号。原来是接收方还忙着，可能上一次的数据还没存完，还堵在数据通路上，忙过了 T2 才来。

好吧，那也行，T3 时刻传输完成。

在这种情况下，接收方通过 READY 信号控制了传输速度，反压了发送速度。

协议规定：VALID 信号一旦置起就不能拉低，直到此次传输完成。对于接收方编程来说，检测到 VALID 信号置起，如果系统正忙，完全可以让发送方等待，发送方在完成传输之前都不会置低 VALID 信号，不需要考虑发送方撤销传输的可能。

协议另外规定：发送方不能在置起 VALID 信号之前就光等待 READY 信号。

这句阅读理解有点难，原文为：

作者个人从总线接口编程的角度理解，READY 信号可能先到达，如下图的情况。但是发送方编程时，不能依赖 READY 信号先到达的情况。不能将 READY 信号置高作为置高 VALID 的条件，比如将 READY 信号通过组合逻辑生成 VALID 信号。

换句话说，发送方准备发送，置起 VALID 信号是完全主动的过程。接收方按照协议可以依赖发送方，但如果此时发送方也依赖接收方，就会造成死锁的情况，所以协议在这里规定了 VALID 信号的主动性。

2.READY 信号先到达

READY 信号很自由，可以等待 VALID 信号到来再做响应，但也完全可以在 VALID 信号到来前就置高，表示接收端已经做好准备了。

READY 信号与 VALID 不同，接收方可以置起 READY 之后发现：其实我好像还挺忙，然后拉低 READY 信号。只要此时 VALID 信号没有置起，这种操作是完全可以。

3.同时到达

同时到达就很简单，等到下一个时钟上升沿 T2，传输就这么轻松愉快地完成了，一个时钟周期里就完成了。

结语

好了，今天的文章就到这里了，就像本文开头说的 : 一点儿也不深入。

文章讨论了 AXI 总线的基本特征：VALID/READY 握手机制，并了解到握手的三种情况以及一些协议的规定。

接下来我们会具体到 5 个通道讨论握手问题，并且进一步了解这 5 个通道。（这似乎可以分成两篇文章水。。）

更多AMBA协议相关文章请关注极术专栏Arm AMBA 协议集