LJgibbs 头像

LJgibbs

5036 声望
想成为 IC 工程师 / 业余 FPGA,历史学,计算机网络爱好者 展开

想成为 IC 工程师 / 业余 FPGA,历史学,计算机网络爱好者

收起
关注了
13
粉丝数
8442
最新动态
  • 发布了文章 ·
    PHY Interface 协议翻译:8PCIe等操作示例

    PHY Interface For the PCI Express, SATA, and USB 3.1 Architectures

    摘要图
  • 发布了文章 ·
    PHY Interface 协议翻译:7.20 - 7.27

    PHY Interface For the PCI Express, SATA, and USB 3.1 Architectures

    摘要图
  • 发布了文章 ·
    PHY Interface 协议翻译:7.6 - 7.12

    PHY Interface For the PCI Express, SATA, and USB 3.1 Architectures

    摘要图
  • 发布了文章 ·
    PHY Interface :7 PIPE Operational Behavior 7.1-7.5

    PHY Interface For the PCI Express, SATA, and USB 3.1 Architectures

    摘要图
  • 发布了文章 ·
    PHY Interface :3 PHY/MAC interface & 4

    PHY Interface For the PCI Express, SATA, and USB 3.1 Architectures

    摘要图
  • 发布了文章 ·
    PHY Interface 协议翻译: 2 Introduction

    PHY Interface For the PCI Express, SATA, and USB 3.1 Architectures

    摘要图
  • 发布了文章 ·
    PCI Express Technology 3.0 Chapter 6 流量控制 5-7 节

    协议规范定义了流量控制机制所要求的寄存器、计数器,以及一系列的机制用于报告(reporting)、追踪(tracking)和计算(calculating)一个事务是否可以被发出。这些元素并不是必需的,它们的实际实现是由设备的设计者来决定的。本节将介绍协议规范模型,并解释相关概念和对需求进行定义。

    摘要图
  • 发布了文章 ·
    PCI Express Technology 3.0:Chapter 6 流量控制 1-4 节

    上一章节讨论了主要的三种类型的数据包:TLP 事务层包(Transaction Layer Packets)、DLLP 数据链路层包(Data Link Layer Packets)、Ordered Sets 命令集。并且在上一章中主要讲述 TLP 的用法、格式和不同种类的定义,并将详细的讲解 TLP 的相关字段含义。关于 DLLP 的内容将会在 Chapter 9 “DLLP Element”中进行单独...

    摘要图
  • 发布了文章 ·
    《PCI Express Technology 3.0 》Chapter 5 第3 节

    在本节中,将会描述用来构成具体的一些事物类型的 TLP 3DW Header 和 4DW Header。许多通用的字段就如前文所述,因此我们把重点放在那些需要根据具体事务类型进行具体处理的字段上。接下来的几个小节是关于 TLP Header 的详细描述,相关的 TLP 类型为:1)IO Request,2)Memory Requests,3)Configuration Requests,4...

    摘要图
  • 发布了文章 ·
    《PCI Express Technology 3.0》Chapter 5

    上一章描述了一个 Function 通过 BARs 请求地址空间(内存地址空间或 IO 地址空间)的目的和方法,还描述了软件如何配置 Bridge 的 Base/Limit 寄存器,将源端口的 TLP 路由至正确的目的端口。我们还讨论了 PCIe 中 TLP 路由的一般概念,包括基于地址的路由、基于 ID 的路由,以及隐式路由(implicit routing)。

    摘要图
  • 赞了文章 ·
    【长文】从三十年前说起,最全FPGA架构演进史介绍!

    摘要:自三十多年前问世以来,现场可编程门阵列(FPGAs)已被广泛用于实现来自不同领域的无数应用。由于其底层的硬件可重新配置性,与定制设计的芯片相比,FPGAs具有更快的设计周期和更低的开发成本。FPGA架构的设计涉及许多不同的设计选择,从高级架构参数到晶体管级实现细节,目标是制造高度可编程的器件,同时最小化可...

    摘要图
  • 发布了文章 ·
    上海城里的半导体公司,2022

    而在 2022 年的今天,受限于上海中心城区的交通拥挤、办公室租金高昂或者缺少盖楼的地皮、半导体产业集中度低、年轻的半导体工程师们大多住不起城里等主要原因,上海中心城区的半导体公司相对并不多,规模并不大。

    摘要图
  • 赞了文章 ·
    集成电路中的老化效应

    晶体管的老化效应主要是HCI与NBTI已经是无需争论的事实,而HCI在电路中主要受到信号翻转率(SA,Switch Activity)的影响,而NBTI主要受到信号占空比(SP,Signal Probability)的影响也早已成为常识,并在多篇问论文中体现[1][2]。集成电路的老化或者说这里的晶体管的老化会同时存在这两种效应,但是如果这两种效应的占...

    摘要图
  • 赞了文章 ·
    开箱首发!瑞芯微旗舰芯RK3588开发板解开神秘面纱

    01 EVB开箱接线 盒子里包含了一块RK3588 EVB板,一个12/2A电源适配器,一根2.4G/5G双频天线及一块Camera小板(已安装),天线请自行装到EVB上。

    摘要图
  • 赞了文章 ·
    Fabless的革命

    无论是社会革命,还是产业革命,往往都是由新兴、年轻的力量推动的,半导体行业同样如此。半个世纪以前,这个行业内只存在IDM,它们自己设计、制造、封装芯片,但随着技术和应用需求的发展,IDM已经不能满足需求,因此,Fabless出现了,并很快对整个行业产生了革命性的影响,标志性的事件就是1987年台积电的成立,这一创...

    摘要图
  • 发布了文章 ·
    FPGA架构——书籍推荐

    随着中美贸易战的不断升级,美国对中兴、华为等中国高科技公司的打压,国内的高科技终究要走出打破技术垄断、实现独立自主的道路。FPGA作为一种技术难度很高的芯片技术,一直被美国的Xilinx、Altera等企业垄断。国内的FPGA芯片供应商则非常暗淡,虽然最近几年有所突破,但离主流FPGA技术的差距还很明显。

  • 赞了文章 ·
    【安路 EG4S20 版本】基础实验设计与实现:实验1 流水灯

    第一篇中已经介绍到,LED灯为高电平驱动点亮,即FPGA的对应IO输出“1”为点亮,输出“0”为熄灭,所以流水灯的实质就是“1”的流动,在寄存器内存储“0000_0001”这样一组数据,其中LSB(最低有效位)为“0”,随着每一次流水灯工作时钟的到来,整组数据循环右移一次,这样便实现了数据“1”从左向右的流水效果,通过I/O口将寄存器的值...

    摘要图
  • 发布了文章 ·
    【持续演进】资料整理:可以学习 1W 小时的 PCIe

    本文整理了若干 PCIe 在线学习资料,笔者基本都是看过的。资料以 PCIe 的若干个层级划分,包括系统层级、应用层、事务层、数据链路层以及物理层等,每层下设若干学习主题。此外,还设有若干独立主题,讨论一些不好划分进层级的内容。最后,收录了网络上的 PCIe 学习心得分享,以供大家参考。

    摘要图
  • 发布了文章 ·
    DDR 学习时间 (Part B - 4):DRAM 上电与复位初始化

    本系列连载于 OpenIC SIG,除了 DDR 学习时间专栏外,OICG 目前正在陆续上线 HDLBits 中文导学的优化版本,欢迎关注/支持/加入我们

    摘要图
  • 发布了文章 ·
    PCI Express Technology 3.0:地址空间与事务路由4.5-4.6小节(完)

    在前几个小节中所讲述的设置建立BARs和Base/Limit寄存器的目的,是为了确保流量(traffic)可以被正确的路由到它的目的Function,之后目的Function就可以看见这些流量中的事务并声明对这些事务的所有权。在例如PCI的这种共享总线(Share-Bus)结构中,所有的流量对于总线上的每个设备都是可见的。只有当流量的目的地在另...

    摘要图
认证与成就
获得 119 次点赞
2019年08月02日 加入
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息