正如我在本系列的第一章中所述，我们在设计电源传输网络(PDN)时面临许多挑战，PDN提供平滑的供电条件，以避免系统中出现压降和过冲的负面情况。这里我们将研究PDN的不同组成部分来了解它们的具体作用。
电源传输网络不仅限于芯片，外部组件（即封装和印刷电路板（PCB））也起着至关重要的作用。图1显示了PDN非常简单的表示电路包括芯片，封装和PCB。
图1：系统级电源传输网络—包含了芯片，封装和PCB的等效电路，每个部分都有各自的寄生元件。这些寄生元件是电路不理想的根本原因。
芯片，可大致看成与电容器串联的电流源模型。电流源为开关晶体管，电容器为芯片上实例化的不开关晶体管和其他精密解耦电容器。它们作为本地的高带宽电荷库，可满足电流需求的突然变化，从而滤除电源轨上的噪声。从电源传输的角度来看，芯片上的解耦电容(decaps)总是越多越好。
然而，它们不是免费的资源，会对泄漏功率和芯片产量产生影响。因此，在电量耗尽之前，它们只能提供有限的电量，而当前的需求必须由电源网络下游更大的电容器来满足(芯片外的，并在封装或PCB上实例化)。
这些片外电容器具有数量级更高的电荷存储能力。另一方面，它们也受到寄生电阻和寄生电感的限制。在等效电路模型(图1)中，这些分离的电容由其有效串联电阻(ESR)和有效串联电感(ESL)表示。通常情况下，与PCB封装电路相比，虽然封装电路的电荷存储容量较低，但寄生率较低。
从中学物理开始，您可能还记得电容在高频下实际上是短路的。另一种说明方式是，在高频下，可以容易地从电容获得电流。但是，这些分立decap的ESL组件限制了其高频性能。事实上，在大于其“自共振频率”的频率上，由电容产生的电流正好被ESL的电流阻抗能力所平衡，decap的性能几乎完全由ESL控制。换句话说，芯片外的decaps在高频率下表现得像电感器一样有效！PCB和封装上的电源线走线也增加了额外的感应寄生，限制了高频下分离的decaps的功效。
在图1中，PDN的等效电路模型具有多个LC谐振电路。例如，模片区电容(CDIE)与封装decaps的ESL形成一个LC谐振。而在图二中，从模片区看PDN，频域响应在频率上有多个阻抗峰值，对应于LC谐振电路的共振。
图2：PDN的频域响应显示了在谐振频率处的阻抗峰值。
最高的阻抗峰值是产生于在模片区电容和封装电感的共振。这通常称为“一阶共振频率”，通常在50MHz-150MHz之间。二阶和三阶共振频率处于较低的频率，通常分别在1MHz和10MHz（二阶共振）和10KHz（三阶共振）之间的范围内。
一阶共振频率处的最高阻抗峰值也表现在PDN的时域响应中。当PDN被电流的突然增加(也称为“阶跃激励”)激发时，它会在PDN中引起明显的振荡。阶跃激发可能是由于CPU的切换活动的突然变化，例如分支的错误预测。如图3所示，在一阶共振频率处观察到最大幅度的振荡，而对应于二阶和三阶共振频率的频率较低。
图3：PDN的时域响应显示了不同的谐振频率
一阶共振频率对系统防护带的应力最大。因此，在ARM的研究中，我们投入了大量的精力直接和间接地观察电源轨噪声。我将在本系列的最后一章进一步讨论我们在这方面的努力。
作者：Shidhartha Das
翻译：Khorina
原文链接：https://community.arm.com/developer/research/b/articles/posts/power-delivery-networks-101
欢迎大家点赞留言，更多Arm技术文章动态请关注极术社区Arm技术专栏。
