集微网消息，5月19日，由张江高科895创业营、爱集微联合主办的“张江高科895创业营&爱集微·未来车专场”第四场主题活动—“颠覆产业链！Chiplet将大有可为？”以线上直播形式召开。据爱集微统计，本场活动全网在线累计观看人数：61889，其中爱集微官网&APP 51229 ，集微官方微博 8910，B站 149，视频号1601。
本次活动邀请到的嘉宾包括张江高科投资总监王法华、厦门云天半导体董事长于大全、新思科技中国区副总经理姚尧、芯和半导体联合创始人代文亮、瞬曜EDA创始人傅勇，活动由爱集微创始人、董事长老杳主持。
老杳在开场致辞中指出，今年3月2号十大巨头成立UCIe联盟，共同推动Chiplet(芯粒)互连行业标准以来，国内企业参与意愿踊跃，爱集微也已输出专题访谈、深度分析等文章逾30篇，足见半导体业内对Chiplet关注度之高，诸多专业人士认为其将对半导体产业发展带来深远影响。本次张江高科895创业营和爱集微联合主办第二场以Chiplet为主题的未来车专场活动，与前次以系统公司为主不同，邀请到来自EDA/IP、封测领域顶级大咖，以期为观众呈现更为丰富的视角。
联合主办方张江高科投资总监王法华表示，随着工艺节点缩小，"大芯片"成本不断增加，期待通过本次活动中行业大咖的交流，帮助观众更好理解Chiplet对半导体产业的影响。
Chiplet如何影响产业链
厦门云天半导体董事长于大全首先简要梳理了先进封装技术演进，指出未来随着Chiplet进一步兴起，有望使芯片设计进一步简化为IP核堆积木式的组合，半导体制造链生态链可能会重构，如芯片设计公司需要重新定义其IP，制造企业需要研发满足需求的前道技术，尽管先进封装有更多工序在前道完成，但扇出等仍然需要封装企业完成，至于系统厂商，Chiplet可使其从采购芯片进一步迈向自行开发芯片产品。
新思科技姚尧认为，从短期、中期、长期看，Chiplet会给整个半导体产业链带来非常革命性的变化，封装与基板厂商可能是短期内Chiplet最大受益者，展望中期，Chiplet将推动SoC概念从System-on-Chip向System-of-Chips转化，芯片设计越来越多需要考虑系统，以系统为出发点，将设计、制造、封测工程师在一个协作平台上有效串联，这将是EDA厂商的巨大挑战与机遇，进一步放眼长远，Chiplet将为芯片厂商提供灵活扩展SKU和大幅提高良率的益处，并吸引更多企业探索单一功能die及其系统整合优化的商业模式，对产业链产生深远影响。
芯和半导体代文亮辨析了Chiplet对传统SiP技术的继承与发展，总结Chiplet具有迭代周期快，成本低，良率高等一系列优越特性，并且其搭积木式的设计方式，尤其适合我国系统设计企业切入，此前这些企业在PCB板上同样以搭积木的理念组合不同芯片颗粒，形成硬件系统，积累了相当能力。
不过代文亮也提示，Chiplet带来了商业模式的悬念，系统、芯片、代工、封装厂商谁来主导？UCIe联盟的成立，有助于Chiplet生态圈的发育。此外，Chiplet产品设计面临信号完整性，电源完整性，电热应力协同等一系列新挑战，需要EDA与芯片设计厂商携手破解。
瞬曜创始人傅勇认为，Chiplet在SoC之后，将为芯片设计方法学和验证方法学带来又一次重大变革。他指出，Chiplet，以及RISC-V所衍生的Chisel等设计方法学创新，都是为了尽可能提高设计的抽象层次，使单个工程师能够处理的设计规模进一步提升。与此同时，Chiplet对验证也提出了新的挑战，瞄准Chiplet的芯片设计技术转型是大趋势，UCIe行业标准互联是关键，UCIe联盟生态尚在逐步完善，其支持标准处于从0到1的探索阶段。Chiplet集成许多芯片, 各个小芯片挂在UCIe总线上运行，只要其中一个小芯片出问题，整个系统都会受影响，付出惨重的代价，完整闭环的仿真验证解决方案至关重要。
Chiplet潮流下的危与机
推进Chiplet技术的发展，不同环节厂商当前正面临着怎样的机遇和挑战？
于大全指出，从封测角度看，发展Chiplet较为活跃的台积电，已经实现了SoIC中0.9微米的互连节距，将封装技术推进到了新的高度，die的高密度堆叠目前更多依靠这类具备先进前道工艺的厂商，但进一步的封装仍然需要专业厂商完成，有望为封测厂商带来增量需求，但封装工艺可靠性也面临不小的挑战。
代文亮认为，Chiplet一方面利好IP厂商，交付的产品会从软核向硬核转变，芯和现有集成无源器件IPD业务就经历了这样的转变；另一方面，IP交付形式的变化，也在集成复杂度和商业模式上对厂商提出了新的课题。
姚尧表示，尽管先进封装技术越来越重要，但Chiplet并不能完全等同于先进封装，其精髓在于System-of-Chips的系统观点。UCIe协议标准设计颇显功力，但更重要的是围绕该标准诸多跨领域头部厂商的联合，形成了统一开放的产业链，可类比于安卓生态，大家都能够参与共创Chiplet商业化，新思将之视为有潜力重塑整个半导体市场的倡议，并将在UCIe生态中扮演更重要的角色。对于芯片厂商而言，能否在技术规范与商业模式上应时而变，是其把握机遇的关键。
国内产业格局之变
Chiplet技术对国内芯片产业格局的影响，是另一个与会者关注的议题。
傅勇指出，Chiplet能够用更低成本实现更为个性化设计，使其可能成为继SoC后另一次方法学变革，国内IC行业有必要充分把握这一机会。作为制造业大国，我国企业在对系统产品的理解上，掌握着第一手资料，积累了丰富经验，Chiplet带来的方法学革新，有望使国内企业得以充分发挥其系统产品研发know-how，实现做精做强做大。
傅勇还提到，当前部分本土IC厂商已经在产品设计上开始了有针对性的准备，将系统需求乃至die-to-die接口纳入产品设计，今后Chiplet有望推动更多的跨公司合作，保持开放的心态、开放的团队，对企业在Chiplet时代的成功非常重要。
于大全强调，Chiplet不等同于先进封装，不过特定产品确实会对封装技术提出极高要求，当前大陆厂商在先进封装技术上，较之台积电等领先企业，同样存在数代的差距，需要产业界予以清醒认识，应通过更紧密的产学研用协同创新来缩小这种差距。
展望未来演进路径，于大全指出Chiplet发展不会是一步到位，将经历产品形态的渐变过程，诸多不同的设计与封装形式如系统级封装，将会长期并存，特定大芯片如CPU\FPGA可能会诞生Chiplet的更多实践。
姚尧则认为，Chiplet对产业格局影响有多种可能，这种未来走向的开放性也正是其精彩之处，比如IP厂商对芯片设计公司是否将带来挤压的问题。Chiplet对后者而言未必利空，除了提高良率、降低成本、缩短开发周期、扩展SKU等好处，芯片设计公司还能够更专注于其核心竞争力如计算die的迭代，通过Chiplet方式集成其他厂商I/O die等形成完整System-of-Chips产品，UCIe联盟如能实现不同厂商die的兼容性，上述商业模式有望蓬勃兴起。
承接于大全观点，姚尧也强调对Chiplet不能理解为可以避开制造工艺的挑战，核心的计算die仍然需要先进工艺支撑，本土制造能力还是要跟上。
活动最后的问答环节，针对3D封装为EDA产业带来的挑战这一问题，代文亮结合自身实践进行了回答。他指出，射频前端领域过去十余年已经走过了从分离器件到模组化的演进，来自不同厂商的元件整合为模组在射频前端领域已经大行其道，数字前端也会是一个必然趋势。
不过集成在带来好处的同时，也明显增加了设计难度，如射频前端模组的串扰、隔离、发热和功耗处理，需要设计、制造、封装厂商合作来解决，Chiplet理念下不同die的堆叠，同样将面临可靠性、信号完整性、电源完整性、热分析等一系列仿真分析验证问题，芯和半导体与新思科技为此联合打造了“3DIC先进封装设计分析全流程”EDA平台，提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案，能够帮助芯片设计厂商和系统厂商发挥自身优势，高效完成产品开发。
姚尧指出，EDA面临的挑战在于如何真正贯彻从系统出发的方法论，以往不同环节厂家，乃至同一厂商不同部门工程师之间缺乏协同联动的平台，不同数据格式之间难以拉通，作为EDA厂商，新思科技在全球较早推出了面向3DIC设计的整合工具，能够帮助企业Chiplet产品落地。
针对Chiplet形态产品可能率先落地应用的领域，于大全认为除了公认的高速计算、存储领域，手机应用处理器（AP）和网络芯片可能将是接下来值得关注的方向。
姚尧判断，在数据中心场景高性能CPU、GPU之后，桌面端处理器或将是新的热点，苹果公司M1 Ultra业已发布，英特尔预计也将很快跟进，桌面端处理器之后，手机AP、自动驾驶ADAS处理器将是下一步落地领域。（校对/乐川）
