随着芯片法案宣布将补贴美国半导体研发和制造500多亿美元，人们对芯片制造技术的基本现状产生了极大的兴趣。
目前，三星5纳米工艺(指定为5LPE)就是向全球市场提供先进芯片制造技术的其中之一，这代表了三星finFET技术取得了重大突破，未来势必会更进一步，以更低的成本在芯片上放置更多的晶体管，同时提供更高的性能。在芯片上刻出超细特征所需的先进光刻技术是实现这些进步的主要推动者。
半导体光刻技术的起源与发展
光刻是半导体工业的核心技术。自1960年Fairchild Semiconductor的罗伯特·诺伊斯发明单片集成电路以来，光刻一直是主要的光刻技术。
光刻技术本质上是，掩膜版用于对光刻胶进行图案化，从而实现图案化沉积和蚀刻工艺。光刻工艺的最终分辨率由所用光源的波长决定。
在短波长光刻源的开发方面取得的进展，使得以摩尔定律为特征的电路密度不断增加。在过去光刻所需光源是Mercury discharged lamps，例如365nm时期采用的i-Line，但最近KrF为248nm或ArF为193nm的准分子激光器成为了首选光源。采用浸润式光刻技术，需要将透镜和芯片浸没在折射率比空气高的水中，由此ArF激光器获得的最终分辨率约为50nm。
过去二十年，193nm波长的光刻技术得到了发展。虽然使用F2准分子激光的157nm光刻技术取得了一些突破，但人们主要关注的还是使用13.5nm软X射线作为光源的极紫外（EUV）光刻技术。
荷兰ASML在EUV技术的研发中发挥了主导作用，目前其EUV设备主要被包括英特尔、三星和台积电在内的先进CMOS代工厂用于生产。
实践中的光刻方法
许多光刻方法被应用于制造单个芯片设计，TechInsights最近对三星5LPE工艺进行了详细分析。图2显示了CPU逻辑区域中栅极和鳍片布局的平面图TEM图像。
图2 三星 5LPE Gate和Fin Layout
自对准四重构图（SAQP）几乎可以肯定地用于对鳍片进行构图，鳍片心轴的大致位置如图所示，该心轴本应使用ArF 193 nm浸没（ArF 193i）光刻法进行图案化，通过在心轴上形成侧壁间隔件，进而形成最终的鳍片图案。心轴的间距为108纳米，然后将心轴移除，使用第一侧壁间隔物图案来创建第二组侧壁间隔件，最终给出27nm的鳍片间距。
两组侧壁间隔物的大致位置和尺寸如图3所示，这是一张横截面TEM图像，显示了逻辑区域中三星5LPE工艺的27nm间距鳍片结构。
图3 三星 5LPE Fin Cross Section
使用有源鳍片切割掩膜去除不需要的鳍片，并用浅沟槽隔离（STI）代替它们。图2所示的金属栅极很可能是使用自对准双图案化（SADP）技术形成的，其中心轴上的侧壁间隔物直接用于图案化多晶硅栅极，再用金属栅极取代。
目前正在制造的先进半导体器件的尺寸明显小于用ArF浸没光刻法获得的约50 nm最小半间距，这就需要开发越来越复杂的工艺技术。例如，根据最近TechInsights分析的结果，三星5 nm LPE工艺使用了多种先进的光刻方法，包括EUV，如表1所示
Table 1 Summary of photolithography methods applied in Samsung’s 5LPE process
SAQP光刻技术可以产生非常精细的间距特征，但仅限于创建单向定向的单轴结构，且线路末端需要特殊的切割掩膜，以防止相邻线路之间短路。EUV光刻没有这些限制，但成本更高。
图4显示了三星5LPE设备CPU逻辑区中金属0布局的平面图TEM显微照片，观察到的最小金属间距约为44nm。此外，布局包括在两个正交方向上定向的线，如果使用SADP或SAQP ArF 193i光刻方法，通常不可能产生这种情况。
图4 三星5LP Metal 0 Layout
纳米压印和直接自组装光刻
EUV设备和工艺极其复杂和昂贵，因此业界一直在研究替代方案。三个主要竞争者是：
- 纳米压印光刻（NIL）
- 直接自组装（DSA）光刻
- 电子束光刻（EBL）
虽然EBL提供非常高的空间分辨率（优于10nm），但配置和执行速度较慢，本文将不再进一步讨论。EBL确实可以商业应用，但不适用于大批量的先进节点制造。
纳米压印光刻最早由明尼苏达大学的Stephen Chu提出，该技术基于聚甲基丙烯酸甲酯（PMMA）的压缩成型。Chu和他的合著者于1995年发表了开创性的专利US5772905A，并在1996年《科学》杂志的一篇论文中报道了25纳米分辨率的图案化。2003年，NIL技术被添加到ITRS路线图中，这是一个不断研发的领域。佳能是全球光刻机的主要供应商之一，他们现在提供NIL产品线，东芝是他们的早期客户之一，其中提出的应用是NAND闪存生产。
直接自组装光刻是指嵌段共聚物在预图案化衬底上的直接取向，该技术类似于SADP和SAQP，使用更粗的间距模板来创建更细的间距结构。DSA技术于20世纪90年代首次提出，并于2007年成为ITRS路线图的一部分，IMEC的一个研究小组是其主要支持者，2021年他们使用DSA演示了18 nm间距线型的形成。据TechInsights所知，任何一家大型半导体制造商都尚未采用直接自组装进行大批量生产，虽然在过去的二十年里，这项技术已经有了相当多的研发和专利活动，但还没有商业用途。
探索专利中的先进光刻技术创新
TechInsights与Cipher合作，一直在探索先进光刻市场的创新。目前，基于光学光刻的技术主导半导体市场，ArF 193i是用于图案化精细间距特征的主要方法，而基于EUV的光刻技术开始出现在最先进的CMOS技术中，如前一节讨论的三星5LPE。
不幸的是，EUV方法非常昂贵，而且ASML交付EUV光刻机可能存在供应链问题。TechInsights预计该行业将积极寻求替代方案，Cipher一直在与TechInsights合作开发专利分类器，用于监控特定领域的创新步伐，如EUV、NIL和DSA光刻。
Cipher专利分类器已经允许TechInsights绘制EUV, NIL和DSA先进光刻专利的景观。图5显示了按技术排序的前5家专利机构。
图5 Top 5 Companies by NIL, EUV and DSA Patent Holdings
这张图表展示了：
- 佳能显然在NIL技术上下了很大赌注
- ASML在EUV方面投入最多，但也积极参与NIL和DSA研究
- 从先进的光刻技术研发角度来看，台积电显然属于领先的代工厂。他们在EUV方面投资最多，但在NIL和DSA方面也很活跃
- 排名第五的三星也在对冲赌注，尽管他们的专利活动水平远低于台积电
- 蔡司（Karl Zeiss）位列第四，毫不奇怪，作为光刻供应商，他们主要关注点是EUV
该表没有显示包括GlobalFoundries、IBM和Intel在内的北美主要组织，因为他们在排行榜上排名更靠后，分别位列第16、17和32位。
结论
先进的光刻技术对于摩尔定律缩放的延续至关重要。目前业界认为，EUV加上先进的193i技术，如SADP和SAQP，将能够继续扩展到上述5纳米技术以下。但是由于EUV依赖使用极其复杂和昂贵的设备，因此该行业继续寻找替代品，如NIL或DSA，这可能提供一条替代的前进道路。
