这两天，围绕着光刻机有很多新闻。
一则是ASML表示，又卖出了一台下一代的High NA EUV光刻机，这个数值孔径为0.55的新设备被认为是生产1nm以下芯片的必备设备；另一个新闻是ASML在官方x表示，公司的下一代EUV光刻机已经创造了一个里程碑。
如图所示，ASML表示：“我们在Veldhoven的高数值孔径EUV系统打印了有史以来第一个10纳米密集线。成像是在光学器件、传感器和载物台完成粗略校准后完成的。接下来：使系统达到最佳性能。并在该领域取得相同的结果。”
作为人类芯片制造的明珠，EUV光刻机近年来成为了全球的风口浪尖。日前彭博社甚至还在一篇文章中表示，美国之所以在芯片制造中甚至EUV中落后，与英特尔早些年错判EUV光刻机的作用有关，具体可参考半导体行业之前的文章_《美国是如何失去EUV光刻机的》_。
但现在，英特尔似乎已经醒悟过来，他们不但买下了第一台High NA EUV光刻机，还多买了一台升级的高数值孔径设备。英特尔在官方新闻中直言，公司计划购买下一代 TWINSCAN EXE:5200B 系统，该系统的生产率超过每小时 200 片晶圆，使该公司也成为该系统的行业先行者。
由此可见，他们似乎正在通过押注下一代光刻机，重返芯片制造龙头。但根据semianalysis的报道，在重返巅峰的路上，英特尔还有另个秘密武器。
下一代光刻机，里程碑
英特尔代工厂今天发表声明表示，公司先进半导体制造领域的一个重要里程碑，完成了业界首个商用高数值孔径（高数值孔径）极紫外（EUV）光刻扫描仪的组装，该扫描仪位于该公司俄勒冈州希尔斯伯勒的研发基地。
按照英特尔所说，这个名为TWINSCAN EXE:5000 系统装在 43 个货运集装箱内的 250 多个板条箱中运输到俄勒冈州。这些货物被装载到降落在西雅图的多架货机上。然后，他们被转移到 20 辆卡车上，开往俄勒冈州。每个新系统的总重量超过 150 吨。
据介绍，高数值孔径 EUV 光刻是超越 EUV 光刻的进化步骤，EUV 光刻使用地球上不自然存在的光波长 (13.5 nm)。这种光是由强大的激光撞击加热到近 22 万摄氏度的锡滴而产生的——几乎比太阳平均表面温度高 40 倍。这种光从包含所需电路图案模板的掩模上反射，然后通过由有史以来最精确的镜子构建的光学系统。
数值孔径 (NA) 是收集和聚焦光线能力的衡量标准。通过改变用于将图案投影到晶圆上的光学器件的设计，高数值孔径 EUV 技术在分辨率和晶体管尺寸方面取得了重大进步。制造这些更小尺寸晶体管的能力还需要新的晶体管结构以及英特尔正在开发的与第一个高数值孔径 EUV 系统集成并行的其他工艺步骤的改进。
英特尔方面表示，来自光刻领导者 ASML 的英特尔 TWINSCAN EXE:5000 High NA EUV 工具目前正在进行校准步骤，为英特尔未来工艺路线图的生产做准备。该新工具能够通过改变将打印图像投影到硅晶圆上的光学设计，显著提高下一代处理器的分辨率和功能扩展。
英特尔院士兼英特尔代工逻辑技术开发光刻、硬件和解决方案总监Mark Phillips表示：
“随着高数值孔径 EUV 的加入，英特尔将拥有业界最全面的光刻工具箱，使该公司能够在本十年后半段推动超越英特尔 18A 的未来工艺能力。”
英特尔表示，高数值孔径 EUV 工具将在先进芯片开发和下一代处理器的生产中发挥关键作用。英特尔代工厂是业界高数值孔径 EUV 的先行者，将能够在芯片制造方面提供前所未有的精度和可扩展性，使该公司能够开发具有最具创新性的特性和功能的芯片，这对于推动人工智能的进步至关重要和其他新兴技术。
如文章开头所说，ASML 最近宣布，它已在位于荷兰 Veldhoven 的公司总部的高数值孔径实验室打印出首条 10 纳米 (nm) 密集线。这些是有史以来印刷的最精细的线条，为 EUV 光刻扫描仪创造了世界纪录的分辨率。该演示验证了 ASML 合作伙伴蔡司的创新高数值孔径 EUV 光学设计。
该工具的光学器件、传感器和平台完成粗略校准后，打印了突破性的图像——这是以完整规格运行的垫脚石。如英特尔所说，ASML 能够利用全场光学光刻系统打印 10 纳米密集线，这是准备高数值孔径 EUV 工具投入商业使用的关键一步。
英特尔表示，在与英特尔代工厂的其他领先工艺技术功能相结合时，高数值孔径 EUV 预计能够打印比现有 EUV 工具小 1.7 倍的特征。这将实现 2D 特征缩放，从而使密度提高 2.9 倍。英特尔继续引领更小、更密集图案的发展方向，推动整个半导体行业的摩尔定律。
“与 0.33NA EUV 相比，High NA EUV（或 0.55NA EUV）可以为类似特征提供更高的成像对比度，从而减少每次曝光的光量，从而减少打印每层所需的时间并增加晶圆产量。”英特尔重申
英特尔预计将使用 0.33NA EUV 和 0.55NA EUV 以及其他光刻工艺来开发和制造先进芯片，从 2025 年英特尔 18A 的产品验证点开始，并继续生产英特尔 14A。英特尔的方法将优化先进工艺技术的成本和性能。
已为Intel 14A的量产做好准备
正如上面的描述所说，安装工具是一回事，但从安装的机器到实际制造芯片还有很多步骤。
ASML机器有许多可以单独测试和升级的组件。英特尔表示，它已经与 ASML 在该工具上合作多年，因此对 14A 生产计划充满信心。
高数值孔径 EUV 的目标是 2025 年和intel 14A。英特尔表示，他们预计高数值孔径 EUV 将在业界的多个工艺节点中得到应用。
这是蔡司和 ASML 提供的英特尔代工厂 1985 年至 2025 年光刻技术的视图。
当然，EUV 商业化也正在深入研究。
英特尔在 10 纳米工艺中采用了 DUV 而不是 EUV，这在业界是众所周知的，也是英特尔 10 纳米工艺被大规模推迟的原因。这也是 Arm 处理器、AMD CPU 等能够通过使用台积电超越 Intel Xeon 的主要原因。
在灾难性的 10 纳米过渡之前，由于架构的原因，替代品可能会好几个百分点，但英特尔将拥有工艺领先地位，并且仍然在实际芯片中获胜。英特尔代工厂与晶圆厂洽谈的原因之一是确保英特尔产品能够按时交付，同时也是向外部客户传达的信息。
错过关键的技术转变可能会让您的产品处于劣势。这是英特尔寻求在 2024 年晚些时候重新夺回领导地位时发出的最新消息。
英特尔代工厂还拥有许多支持技术，这些技术随着高数值孔径 EUV 的开发而不断进步。
重要的是，当今的芯片非常复杂，ASML 的高 NA EUV 机器旨在具有更高的晶圆吞吐量，但也更昂贵。因此，高数值孔径 EUV 将用于芯片的许多关键层，而不是整个芯片制造过程。
英特尔代工厂的下一步是进行基本曝光的第一道光。英特尔预计新工具将在 2024 年晚些时候启动并运行。它将在俄勒冈州进行 14A 的技术开发，然后有望在 2025 年开始生产。
台积电多年来一直享有技术领先地位。英特尔代工厂的竞争很重要，因为最终这意味着该行业可以生产更便宜的芯片。
按照semianalysis所说，14A 将成为英特尔代工厂的成败节点。
赢得客户始于工艺技术，英特尔在这方面下了很大的赌注，但他们需要一代让所有人都能感到舒适的技术。客户将使用 18A 来涉足英特尔领域，使用不那么关键的芯片，这些芯片不是其业务的核心；如果一切顺利，他们将把 14A 作为其关键设计的主要工艺——想想 2027 年最大、最昂贵的芯片，如人工智能加速器、CPUS，甚至可能是移动芯片。
英特尔需要赢得他们的业务才能使其 IDM 2.0 代工战略发挥作用，否则他们将没有足够的规模和数量来竞争，因为他们的内部产品业务将在未来几年继续失去市场份额。如果没有多个大型、领先的客户，就不可能运营一家领先的代工厂。
英特尔将在几年内率先在大批量生产中采用 ASML 的高数值孔径 EUV 光刻扫描仪。台积电和三星都只订购了研发工具。英特尔也许是在试图纠正在低NA游戏中迟到的问题，但它一直是High NA中最响亮、最强的冠军。随着第一个客户拥有的示例现已安装在其希尔斯伯勒工厂，英特尔将在高数值孔径扫描仪的研发和实际经验方面占据领先地位。
但semianalysis认为，高数值孔径光刻机存在一个经济问题。他们的模型表明，高 NA 单次曝光比低 NA 双图案曝光更昂贵。在他们看来，其他制造商也表达了类似的观点。
他们引述台积电魏哲家的话说道：“技术本身没有任何价值。只有能够为您的客户服务的东西。因此，我们始终与客户合作，以合理的成本为他们提供最好的晶体管技术和最佳能效技术。更重要的是，在大批量生产中，技术成熟度非常重要。因此，每当我们知道有一些新结构、新工具（例如高NA EUV）出现时，我们都会仔细观察，看看工具的成熟度，看看工具的成本，看看时间表其中——如何实现它。我们总是在正确的时刻做出正确的决定来服务我们的客户。”
那么，如果高数值孔径更贵，为什么英特尔代工厂要把自己的未来押在高数值孔径上呢？在 SPIE 光刻和高级图案化展会上，以及最近英特尔发布的新公告中，我们终于听到了答案：定向自组装 (DSA：directed-self assembly ) ，这是英特尔大幅降低光刻成本的灵丹妙药。
英特尔的另一个秘密武器：DSA
下面我们将讨论 DSA 是什么、它如何可能使High NA 变得经济。
正如我们所说，导致高数值孔径高成本的主要挑战是临界尺寸 (CD) 与剂量曲线（dose curve）及其对吞吐量和每片晶圆成本的影响。临界尺寸是光刻扫描仪可以成像的最小线或空间的宽度。要在较低 CD 下获得良好的图像质量，需要指数级更高的剂量。
由于光源功率有限，提供更高的剂量意味着扫描仪必须运行得更慢，等待足够的光子到达每个曝光场。运行缓慢意味着扫描仪生产的晶圆更少，当使用每天贬值超过 150,000 美元的工具时，这意味着成本大幅增加。_（参考文章：__《ASML的困境，High NA太难了》__）_
较低的曝光剂量使扫描仪能够以或接近其最大、阶段限制的吞吐量运行。虽然通常图像质量会差得令人无法接受，但通过定向自组装可以纠正它。定向自组装 (DSA) 是一种纳米图案化技术，利用嵌段共聚物的自组织特性，由预图案化模板引导。简而言之，它可以修复特征，大大减少所需的剂量，并实际上提高最终图案的质量。
DSA 的机制就如其名称所示：一种“自组装”的化学物质，并在其“定向”的位置进行组装。
尽管“自组装”背后有复杂的化学原理，但它是一个直观的概念——当能量添加到系统中时，随机排列的组件会组织成有用的结构。想象一下（这有点双曲线）当你在烤箱中烘烤时，乐高积木会自行组装。
从化学角度来说，这种行为是通过嵌段共聚物（BCP）实现的。两种长度只有几十纳米的聚合物通过共价键连接形成 BCP。目前使用的最先进的聚合物是聚苯乙烯嵌段聚甲基丙烯酸甲酯，缩写为PS- b -PMMA。
PS 和 PMMA 这两种聚合物不能很好地混合。就像油和水一样，PS 是非极性分子，而 PMMA 是极性分子 - 它们自然会分层，因为这是能量最低的排列。PS- b -PMMA，自然要排列成规则、有序的层状图案。以热的形式添加能量可以使分子更快地找到这种平衡排列。
实际上，这意味着用 PS- b -PMMA 涂覆晶圆并烘烤不到一个小时，就会产生 PS 和 PMMA 交替线的规则图案，每条线宽约 20 纳米。如果这听起来像是生产超细金属线以将数十亿个晶体管连接在一起（前沿逻辑中的 M0 层）的良好起点……那么您是对的。
但这种自组装方法本身是毫无用处的，因为线路的放置和方向或多或少是随机的。它需要被引导，这就是光刻的用武之地。
EUV 曝光用于产生引导图案：这定义了自组装的方向和位置。该工艺与普通 EUV 光刻流程非常相似，不同之处在于图案从光刻胶转移到为 DSA 定制的特殊底层。该底层仅对一种嵌段共聚物具有化学亲和力。有了这种带图案的底层，在烘烤过程中，共聚物不仅会相对于彼此对齐，而且还会相对于底层对齐，因此线路的位置恰好位于所需的位置。
这些线的临界尺寸由每个聚合物链的长度定义。这意味着 BCP 可以定制，打印与可生产的聚合物链一样小（或大）的特征。EMD 是该应用中 DSA 化学品的领先制造商，它展示了 9 纳米 CD，并且有可能变得更小。这足以与高数值孔径 EUV 相得益彰。
这是 EUV 生产的引导图案的关键细节：它可以用低得多的剂量来生产。无论引导图案的 LER 是多少，DSA 分子都会自组装成具有非常低的线边缘粗糙度 (LER) 的线。它们将与引导图案的平均值对齐。只要引导图案放置准确（这是可以的，EUV 叠加非常好），EUV 曝光的 LER 可能很差 - DSA 可以修复它。放宽 EUV 曝光的图像质量要求意味着剂量可以减少 50% 或更多。
我们使用剂量减少 50% 的数字作为基于现有重复工作的合理假设。英特尔的早期研发工作使用了一种“新型底层”，可以直接通过 EUV 曝光进行图案化，而不是通过光刻胶的图案转移，表明 25 mJ/cm 2的剂量是可行的 – 减少了 3-4 倍。如果这是可以投入生产的，那么节省的成本甚至比我们在下面保守地建模的要高得多。
图案化难题的最后一部分是干法蚀刻：可以选择性蚀刻 PS- b -PMMA，从而仅去除极性分子 (PMMA)。PS 成为线条，PMMA 留下空间 - 它最终的作用或多或少与显影后的光刻胶相同，因此可以使用典型的后显影集成流程（图案转移到硬掩模、SOC、基板等）。
最终，实验结果不言而喻。当使用 DSA 校正图案时，英特尔展示了自对准 EUV 光刻-光刻-蚀刻方案的出色良率结果：
到目前为止，这对于 DSA 来说是一个近乎完美的故事。
鉴于上述产品，每个芯片制造商都会将其用于每个 EUV 层。但目前情况并非如此。它已经被困在研究中十多年了，为什么？大家可以分享一下吗！
https://www.intel.com/content/www/us/en/newsroom/resources/intel-high-na-euv.html#gs.860xqa
