近两年时间，摩尔定律逐步放缓，越来越多厂商意识到，仅靠制程迭代，很难完成预期中的性能提升，在此背景下，Chiplet与异构集成登上了舞台，成为了半导体业界的焦点。
在Chiplet和异构集成的加持下，不同的芯片模块可以在不同的制程工艺下独立制造，最大化利用最新的制程工艺，在提高生产效率之余，也可降低成本，同时避免了因某一模块所导致的报废，一定程度上提高了稳定性和可维护性。
随着对Chiplet技术的日益依赖，对设计路线图和稳定性的需求也随之而来，设计标准成为了行业内的共同呼声，统一的标准化可以让来自不同供应商的芯片实现封装内的互联，推动整个生态走向更繁荣的未来。
2022年，英特尔、AMD和Arm 等联合发布了新的互联标准 UCIe（Universal Chiplet Interconnect Express，通用小芯片互连通道），他们的目标，是构建一个完整且兼容的Chiplet生态系统，就像今天的基于 PCIe 扩展卡的生态系统一样。
Chiplet互联在UCIe 标准诞生后发展如何？
近日，CXL和UCIe董事会成员、阿里云智能集团首席云服务器架构师陈健接受了半导体行业观察的采访，谈到了他对目前Chiplet和异构集成的看法。
半导体行业观察：您认为目前Chiplet互联标准和技术面临的挑战与变化是什么？
陈健：首先，我们来看 Chiplet 的核心问题，这个问题主要集中在单芯片设计过程中的芯片面积过大以及良率较低的问题。在后摩尔时代，这个问题尤为突出。从互联的角度来看，我们可以看到几个趋势：
- 首先，目前大厂基于专有互联构建闭环系统。这种方式有其现实意义，因为它易于把控。但我们认为，未来的趋势是走向更加开放的互联，而且必须是可以互操作的。只有这样，才能在整个芯片设计过程中实现成本最优和价值最大化。
- 其次是关于芯片的测试和验证。当前的测试验证，尤其是单个 Chiplet 的测试，还不够完善。现在的测试流程基本上是把所有 Chiplet 放在一起作为一个整体来做的。但是，如果我们要实现一个 off-the-shelf 的 Chiplet 市场模式，单个 Chiplet 的测试验证工作需要做得更加完备。
- 第三个是生态问题。Chiplet 带来了范式的改变，使得芯片的最终用户可以参与到整个芯片规格的制定过程中。这是对传统芯片设计的一个重大变化。要实现这种变化，需要整个产业链条上的各个环节——从 IP 供应商到封装、系统集成以及最终用户（例如云厂商）——完全互动起来。这是一个产业互动的过程，目前我们还缺少一种成熟的商业模式或制作模式，这方面还有大量的工作要做。
此外，我们也看到UCIe今年会发布一些新的修改，IEEE 成立了一些新的工作组，主要协调各个 Chiplet 标准之间（例如物理层之间）的兼容性问题。总体来看，发展趋势是朝着更加开放和互操作的模式前进。
半导体行业观察：阿里云目前在Chiplet和异构集成领域的布局、进展和优势如何？
陈健：首先，阿里云是大陆厂商中在 Chiplet 领域布局最早的公司。我们也是 UCIe 唯一来自中国大陆的董事会成员，在 UCIe 的生态建设和推广方面做了大量工作。同时，我们也在 Chiplet 方面进行了早期布局，在推动 UCIe 生态成熟以及基于 Chiplet 设计的实际方法论方面，阿里云与上下游伙伴密切合作，致力于实现更加开放且稳定的芯片供应链模式。
具体到我们的优势，阿里云对先进技术的拥抱速度非常快。我们不仅是 UCIe 的成员，同时也是 CXL 的董事会成员。因此，在异构集成方面，我们进行了大量工作，包括在资源池化方面的深耕。随着 AI 基础设施的不断演进，我们在软硬件结合方面积累了丰富的经验，这是我们技术先进性的体现。
另一方面，作为一家云服务提供商，阿里云拥有强大的云服务能力，意味着我们积累的先进技术能够以最快的速度触及客户，使算力更加普惠。这不仅是我们的优势，更是我们的责任。
半导体行业观察: 您如何看到Chiplet和异构集成技术的发展趋势？
陈健：随着越来越多厂商采纳 UCIe，其影响力逐渐扩大，我们可以预见围绕 UCIe 会形成一个更加开放、互联的生态模式。具体来看，有以下三个主要趋势：
- 生态方面，随着 UCIe 被越来越多的厂商采纳，其影响力也越来越大。因此，更多的厂商将围绕 UCIe 展开开放的 Chiplet 互联生态。这种生态模式将推动整个行业向前发展，促进各厂商之间的合作与互操作性。
- AI技术方面，随着 AI 技术的快速发展，我们可以看到系统集成的密度和带宽密度不断增加。例如，系统互联技术将从当前的 112G 进一步发展到 224G。在Chiplet 层面，UCIe 标准也在向 48G 甚至 64G 演进，因此带宽密度将越来越高。
- 材料与封装方面，新材料和新封装工艺的应用将逐渐规模化。例如，基于玻璃基板的3D集成应用可能会比我们预想的更快普及，这些新技术将为 Chiplet 设计和制造带来新的可能性。
面对这些趋势，阿里云将立足自身优势，与上下游合作伙伴共同开拓 UCIe 和 Chiplet 生态，完善基于 Chiplet 的设计流程，为整个产业的开放与繁荣贡献力量。
半导体行业观察：您对SiP China 2024的有什么期待和寄语？
陈健：如今SiP China 的影响力正在不断扩大。在生态进展方面，我希望今年能看到更多关于 Chiplet 设计的工具链和成熟案例的展示，通过这些展示，我们可以看到 Chiplet 基于生态的成长和发展。同时，我也非常希望在大会上看到一些先进封装技术的成果展示。例如，2.5D 和 3D 封装技术的实际应用案例。最后，希望看到一些利用异构集成解决行业问题的创新案例，特别是在高性能计算、人工智能和智能驾驶等应用场景的落地。
SiP China 的影响力不仅在于其展示的技术和案例，更在于其推动行业发展的重要作用。我们期待在 SiP China上看到更多精彩的展示和讨论，共同推进 Chiplet 和异构集成技术的发展。
写在最后
Chiplet发展至今，已经成为高性能计算中不可或缺的一项技术，尤其是AI浪潮所带来的算力革命，让这项技术愈发瞩目。
而在Chiplet走向成功的背后，离不开标准制定者的努力，我们相信，在如阿里云等企业的推动下，国内的Chiplet会变得更加繁荣。
第八届中国系统级封装大会 SiP China2024
第八届中国系统级封装大会将于8月27-28日在深圳会展中心（福田）1号馆举行。大会以”异构系统集成引领未来，全生态链探索革新“为主题，围绕异构集成应用、制造、实现以及TGV玻璃基板关键工艺等四个主题开设分论坛。来自UCle™联盟、日月光、阿里云、通富微电、长电、新思、芯和、芯原、燧原、华润封测事业群、奕成科技、联合微电子、锐杰微、华天科技、华进等40+全球专家院士齐聚，展开为期两天的专业讨论。
大会赞助、现场展位最后召集中！
elexcon电子展暨半导体展
在第八届中国系统级封装大会的现场，elexcon电子展暨半导体展将于2024年8月27-29日在深圳会展中心（福田）同期举办，展示范围覆盖半导体芯片和元器件从设计到制造封测的全过程，从第三代化合物半导体到先进封装，从EDA、IP再到AI算力和RISC-V硬件开源，覆盖半导体行业的各个环节，特设chiplet专区、RISC-V技术与生态专区，为参展商和观众提供一个全面的交流和展示的平台。
