原来 ZYNQ 的硬件设计如此简单！

哈喽，大家好，去年 5 月份曾经发表过一篇关于 ZYNQ 核心板介绍的文章（ZYNQ 核心板用户手册），当时该板卡存在有一些设计错误，后面博主针对这些设计错误进行了更正，重新优化了一版新的设计，其中比较大的改动为更换了板卡的核心芯片，由原来的 XC7Z020-2CLG484I 更换为 XC7Z020-2CLG400I ，因此将这两个板卡当做两个独立型号的产品。这篇文章对这个新的板卡进行一次全面的介绍，后期将开通购买渠道。

对比了几家的 ZYNQ7020 核心板，它们都有一个共性: 需要搭配底板才能使用，这一点我觉得不太友好，对标的用户应该是企业，而不是我们普通学者。本板卡将采用的外设接口都设计到了板卡上，更加方便大家的使用。

通过这篇文章，大家也能更好的学习如何从零设计一款自己的 ZYNQ 板卡，看完这篇详细介绍，大家肯定会惊叹于原来 ZYNQ 的硬件设计如此简单！

1.板卡概述

此款开发板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z020-2CLG400I，400 个引脚的 FBGA 封装。ZYNQ7000 芯片可成处理器系统部分 Processor System（PS）和可编程逻辑部分 Programmable Logic（PL）。在该开发板上，ZYNQ7000 的 PS 部分和 PL 部分都搭载了丰富的外部接口和设备，方便用户的使用和功能验证。另外开发板上集成了 JTAG_UART 下载器电路，用户只用一个 USB 线就可以对开发板进行下载和调试。下图为整个板卡的系统组成图：

该开发平台定位于初学者的入门学习以及功能开发验证使用。

开发平台所能含有的接口和功能如下：

USB TYPE-C 电源输入接口，支持 DP 协议电源输入，支持 5V,9V,12V 等电压配置，默认输入配置为 12V ；
采用 TI 的型号为 TPS82130SILT 的 MicroSiP 电源模块，为板上提供 1.0V， 1.5V，1.8V，3.3V，5.0V 等多路供电；
Xilinx ARM+FPGA 芯片 Zynq-7000 XC7Z020-2CLG400I
两片大容量的 4Gbit（共 8Gbit）高速 DDR3 SDRAM,可作为 ZYNQ 芯片数据的缓存，也可以作为操作系统运行的内存， DDR 型号为 MT41K256M16TW-107IT 。
一片 256Mbit 的 QSPI FLASH, 可用作 ZYNQ 芯片的系统文件和用户数据的存储，flash 型号为 N25Q128A13ESE40F ;
1 路 Micro SD 卡座，用于存储操作系统镜像和文件系统。
一片 EMMC 芯片，容量为 8Gbytes , 用于存储操作系统镜像和文件系统，型号为 MTFC8GAKAJCN-4M。
一路 10/100M/1000M 以太网 RJ45 接口, 可用于和电脑或其它网络设备进行以太网数据交换;
一路 HDMI 图像视频输出接口, 能实现 1080P 的视频图像传输；
板载一个 33.333Mhz 的有源晶振，给 PS 系统提供稳定的时钟源，一个 50MHz 的有源晶振，为 PL 逻辑提供额外的时钟；
一路 USB JTAG 口，集成有 JTAG 和 UART 功能，通过 USB 线及板载的 JTAG 电路对 ZYNQ 系统进行调试和下载。
一片 IIC 接口的 EEPROM ，型号为 M24C08-WDW6TP ，容量为 1Kbytes;
通过跳线帽进行启动模式修改，支持 JTAG，SD 卡，FLASH 启动模式，方便用户开发调试。
一路 USB 接口，可用于开发板连接鼠标、键盘和 U 盘等 USB 外设;
2 个 FPGA 状态指示灯（DONE ， INIT_B），用于方便查看 FPGA 的状态。
2 个系统复位按键，采用专用的复位芯片，用于控制芯片的系统复位；
4 个用户发光二极管 LED，包括 2 个单色 LED 和 2 个 RBG LED ，均连接在 PL 端进行控制;
2 个 FPGA 状态指示灯，连接到 FPGA 的 DONE 和 INIT 引脚上，用于标识 FPGA 配置完成以及初始化状态。
3 个电源状态指示灯，分别用于标识电源输入有效，调试口输入有效，以及电源模式输出有效。
2 个 PL 控制按键，4 个微型拨码开关，均连接在 PL 端。
一片 IIC 接口的温度传感器芯片，可用于检测环境温度。
板卡设计有 OLCD 屏幕接口，采用 IIC 接口，支持简单内容的显示。
一路风扇控制接口，12V 供电，支持 PWM 风扇调速。
2 路 40 针的扩展口（2.54mm 间距），用于扩展 ZYNQ 的 PL 部分的 IO。

2.结构尺寸

开发板的尺寸为精简的 80mm x 75mm, PCB 采用 12 层板设计。板子四周有 4 个螺丝定位孔，用于固定开发板，定位孔的孔径为 2.5mm(直径），下图为整个板卡的结构示意图：

板卡实物图如下：

3.电源设计

3.1 电源输入

采用 USB TYPE-C 电源输入为板卡供电，供电的 USB 连接器位号为 J21，LED9 为电源输入指示灯，当电源输入有效时，LED9 点亮。

3.2 PD 协议

通过 CH224K 芯片提供 PD 供电支持，支持 5V,9V,12V 等电压请求，默认输入配置为 12V 。

CH224 单芯片集成 USB PD 等多种快充协议，支持 PD3.0/2.0，BC1.2 等升压快充协议，支持 4V 至 22V 输入电压，自动检测 VCONN 及模拟 E-Mark 芯片，最高支持 100W 功率，内置 PD 通讯模块，集成度高，外围精简。集成输出电压检测功能，并且提供过温、过压保护等功能。可广泛应用于各类电子设备拓展高功率输入如无线充电器、电动牙刷、充电剃须刀、锂电池电动工具等各类应用场合。

CH224K 使用 Type-C 母口供电，电平配置支持 5/9/12/15/20V（图中电平方式配置为 12v），通过修改 CFG1 ，CFG2，CFG3 的连接关系来配置请求电压，用户可修改 CFG 引脚的配置来调整输入请求电压。实际请求的电压取决于电源适配器支持的输出模式。

3.3 排针供电

板卡还设计有一路排针的电源接口，可作为电源输入或输出使用。排针位号为 J6 ，为 2.54mm 间距的 4PIN 单排排针。

当用户不方便使用 Type-C 接口供电时，也可使用该排针接口为板卡进行供电，输入电压支持 5V- 15V 范围。

或者使用 Type-C 接口供电时，该接口也可支持为其他模块提供供电。

3.4 电源模块

采用 TI 的型号为 TPS82130SILT 的 MicroSiP 电源模块，为板上提供 1.0V， 1.5V，1.8V，3.3V，5.0V 等多路供电；通过 TI 的 TPS51200 生成 DDR3 需要的 VTT 和 VREF 电压。

TPS82130 是一款 17V 输入 3A 降压转换器 MicroSiP 电源模块，经优化具有小解决方案尺寸和高效率等特性。该模块集成了一个同步降压转换器和一个电感器，以简化设计、减少外部元件数量并缩小 PCB 面积。该模块采用紧凑的薄型封装，适合通过标准表面贴装设备进行自动组装。

TPS51200 器件是一款灌电流和拉电流双倍数据速率 (DDR) 终端稳压器，专门针对低输入电压、低成本、低噪声的空间受限型系统而设计。

各个电源分配的功能如下表所示：

因为 ZYNQ 的 PS 和 PL 部分的电源有上电顺序的要求，在电路设计中，按照 ZYQN 的电源要求设计，上电依次为 1.0V -> 1.8V -> 1.5 V -> 3.3V -> 5.0V 。下图为电源的电路设计：

3.5 FPGA 供电系统

ZYNQ 芯片的电源分 PS 系统部分和 PL 逻辑部分，两部分的电源分别是独立工作。PS 系统部分的电源和 PL 逻辑部分的电源都有上电顺序，不正常的上电顺序可能会导致 ARM 系统和 FPGA 系统无法正常工作。

PS 部分的电源有 VCCPINT、VCCPAUX、VCCPLL 和 PS VCCO。VCCPINT 为 PS 内核供电引脚，接 1.0V；VCCPAUX 为 PS 系统辅助供电引脚，接 1.8V；VCCPLL 为 PS 的内部时钟 PLL 的电源供电引脚，也接 1.8V；PS VCCO 为 BANK 的电压，包含 VCCO_MIO0，CCO_MIO1 和 VCCO_DDR，根据连接的外设不同，连接的电源电源也会不同，在该核心板上，VCC_MIO0 连接 3.3V， VCCO_MIO1 连接 1.8V，VCCO_DDR 连接 1.5V。PS 系统要求上电顺序分别为先 VCCPINT 供电，然后 VCCPAUX 和 VCCPLL，最后为 PS VCCO。断电的顺序则相反。

PL 部分的电源有 VCCINT, VCCBRAM, VCCAUX 和 VCCO。VCCPINT 为 FPGA 内核供电引脚，接 1.0V；VCCBRAM 为 FPGA Block RAM 的供电引脚；接 1.0V；VCCAUX 为 FPGA 辅助供电引脚, 接 1.8V；VCCO 为 PL 的各个 BANK 的电压，包含 BANK13，BANK34，BANK35，在 AX7020 开发板上，BANK 的电压连接 3.3V。PL 系统要求上电顺序分别为先 VCCINT 供电，再是 VCCBRAM, 然后是 VCCAUX，最后为 VCCO。如果 VCCINT 和 VCCBRAM 的电压一样，可以同时上电。断电的顺序则相反。

4.ZYNQ7000

4.1 主芯片介绍

开发板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z020-2CLG400I。

zynq7000 系列的结构如下图所示。芯片的 PS 系统集成了两个 ARM Cortex™-A9 处理器，AMBA® 互连，内部存储器，外部存储器接口和外设，外设主要包括 USB 总线接口，以太网接口，SD/SDIO 接口，I2C 总线接口，CAN 总线接口，UART 接口，GPIO 等。

PL 端结构与 A7 系列相似，大体就包括电源模块、时钟 CMT、IO 模块（IOB、GTP、memory interface、pcie）、CLB、BRAM、GTP、DSP、jtag 调试口等。

PS 端包含 1 个 APU 单元，APU 内有两个 cotex-a9 核用于运算，一个 SCU 用于处理数据的一致性，然后包含 L1、L2 级缓存，一个 GIC 用于中断控制，一个 256KB SRAM 用于程序运行，另外包含 TTC、看门狗、DAP 调试口等。PS 端还包含一个 Central Interconnect，用于互连 IOP（CAN、SPI、UART、SD、USB、ETHERNET 等外设），互连 flash，互连 DDR，互连 OCM Interconnect。PS 端还包含 clock 生成模块、复位模块等。

4.2 ZYNQ7000 命名规则

Zynq 其命名规则遵循一定的规则和约定。型号由系列代号，数字序列，速度等级，封装类型，温度等级等部分组成，例如，Zynq-7000 系列包括 Zynq-7010、Zynq-7020、Zynq-7030、Zynq-7040、Zynq-7100、等型号，其中数字和字母的组合表示不同的芯片性能等级，速度等级包括 -1 ，-L1，-2 ，-L2，-3 等，温度等级支持商业级，工艺级等。详细内容见于下图：

4.3 芯片资源

PS 系统部分的主要参数如下：

基于 ARM 双核 CortexA9 的应用处理器
每个 CPU 32KB 1 级指令和数据缓存，512KB 2 级缓存 2 个 CPU 共享
片上 boot ROM 和 256KB 片内 RAM
外部存储接口，支持 16/32 bit DDR2、DDR3 接口
两个千兆网卡支持：发散-聚集 DMA ，GMII，RGMII，SGMII 接口
两个 USB2.0 OTG 接口，每个最多支持 12 节点
两个 CAN2.0B 总线接口
两个 SD 卡、SDIO、MMC 兼容控制器
2 个 SPI，2 个 UARTs，2 个 I2C 接口
4 组 32bit GPIO，54（32+22）作为 PS 系统 IO，64 连接到 PL
PS 内和 PS 到 PL 的高带宽连接

PL 逻辑部分的主要参数如下：

逻辑单元 Logic Cells：85K
查找表 LUTs: 53,200
触发器(flip-flops): 106,400
乘法器 18x25MACCs：220
Block RAM：4.9 Mb
两个 AD 转换器,可以测量片上电压、温度感应和高达 17 外部差分输入通道，最大转换速率为 1MBPS

4.4 各 bank 电压

该主芯片的各个 BANK 功能以及 BANK 描述如下：

FPGA 的器件管脚按照 Bank 进行划分，每个 Bank 独立供电，以使 FPGA I/O 适应不同电压标准，增强 I/O 设计的灵活性。主芯片各个板卡的设计如下表：

4.5 调试接口

板卡集成由一路 USB JTAG 口，集成有 JTAG 和 UART 功能，通过 USB 线及板载的 JTAG 电路对 ZYNQ 系统进行调试和下载，无需外置仿真器和串口调试器。用户无需购买额外的下载器，只要一根 USB 线就能进行 ZYNQ 的开发和调试了，调试的 USB 接口位号为 J8 。当调试 USN 输入有效时，LED10 会点亮。

通过 FT2232H 提供 JTAG 和 UART 支持。FT2232H 是一个 USB2.0 高速（每秒 480 兆位）至 UART/FIFO 芯片。具有在多种工业标准串行或并行接口配置的能力。有两个多协议同步串行引擎（MPSSE）允许使用 JTAG，I2C 和 SPI 两个通道同时进行通信。多协议同步串行引擎 (MPSSE) 是某些 FTDI 客户端 IC 的一项功能，允许模拟多种同步串行协议，包括 SPI、I2C 和 JTAG。

5.时钟配置

板上分别为 PS 系统和 PL 逻辑部分提供了有源时钟， PS 系统和 PL 逻辑可以单独工作。

5.1 PS系统时钟源

ZYNQ 芯片通过开发板上的 X1 晶振为 PS 部分提供 33.333MHz 的时钟输入，3.3V 供电。时钟的输入连接到 ZYNQ 芯片的 BANK500 的 PS_CLK_500 的管脚上。其原理图如图所示：

时钟引脚分配：

5.2 PL 系统时钟源

板上提供了单端 50MHz 的 PL 系统时钟源，3.3V 供电。晶振输出连接到 FPGA 的全局时钟(MRCC)，这个 GCLK 可以用来驱动 FPGA 内的用户逻辑电路。该时钟源的原理图如图所示

时钟引脚分配：

6.PS 端设计

6.1 启动模式配置

板卡支持三种启动模式。这三种启动模式分别是 JTAG 调试模式,QSPI FLASH 和 SD 卡启动模式。ZYNQ 芯片上电后会检测响应 MIO 口的电平来决定那种启动模式。用户可以通过核心板上的跳线来选择不同的启动模式。

ZYNQ7000 完整的启动模式 MIO 配置如下表（节选自 UG585）：

6.2 QSPI FLASH

开发板配有一片 256Mbit 大小的 Quad-SPI FLASH 芯片，型号为 N25Q128A13ESE40F ，它使用 3.3V CMOS 电压标准。由于 QSPI FLASH 的非易失特性，在使用中，它可以作为系统的启动设备来存储系统的启动镜像。这些镜像主要包括 FPGA 的 bit 文件、ARM 的应用程序代码以及其它的用户数据文件。

SPI FLASH 连接到 ZYNQ 芯片的 PS 部分 BANK500 的 GPIO 口上，在系统设计中需要配置这些 PS 端的 GPIO 口功能为 QSPI FLASH 接口。

配置芯片引脚分配：

6.3 EMMC

板配有一片大容量的 8GB 大小的 eMMC FLASH 芯片，型号为 MTFC8GAKAJCN-4M，它支持 JEDEC e-MMC V5.0 标准的 HS-MMC 接口，电平支持 1.8V 或者 3.3V。eMMC FLASH 和 ZYNQ 连接的数据宽度为 4bit。

由于 eMMC FLASH 的大容量和非易失特性，在 ZYNQ 系统使用中，它可以作为系统大容量的存储设备，比如存储 ARM 的应用程序、系统文件以及其它的用户数据文件。

EMMC 连接到了 ZYNQ 的 PS 端接口，接口采用 SD 模式。EMMC 具备体积小，容量大，使用方便，速度快等优点，数据时钟可以达到 50MHZ。由于直接焊接在板上，因此可以在震动或者环境相对恶劣的场合使用。

eMMC FLASH 连接到 ZYNQ 的 PS 部分 BANK500 的 GPIO 口上，在系统设计中需要配置这些 PS 端的 GPIO 口功能为 EMMC 接口。

EMMC 的电路设计如下：

EMMC 的参数如下:

芯片类型:MTFC8GAKAJCN-4M
容量:8G Byte
厂家:Micron

EMMC 芯片引脚分配：

6.4 以太网

板卡设计有一路 10/100M/1000M 以太网 RJ45 接口, 可用于和电脑或其它网络设备进行以太网数据交换;

板上通过 Realtek RTL8211E-VL 以太网 PHY 芯片用户提供网络通信服务，RTL8211E 是 Realtek 瑞昱推出的一款高集成的网络接收 PHY 芯片，它符合 10Base-T，100Base-TX 和 1000Base-T IEEE802.3 标准，该芯片在网络通信中属于物理层，用于 MAC 与 PHY 之间的数据通信。目前有 RTL8211E-VB-CG、RTL8211E-VL-CG、RTL8211EG-VB-CG 等三个版本。

以太网 PHY 芯片是连接到 ZYNQ 的 PS 端 BANK501 的 GPIO 接口上。RTL8211E-VL 芯片支持 10/100/1000 Mbps 网络传输速率，通过 RGMII 接口跟 Zynq7000 PS 系统的 MAC 层进行数据通信。RTL8211E-VL 支持Ｍ DI/MDX 自适应，各种速度自适应，Master/Slave 自适应，支持 MDIO 总线进行 PHY 的寄存器管理。

RTL8211E 的电路设计如下：

RTL8211E-VL 上电会检测一些特定的 IO 的电平状态，从而确定自己的工作模式。配置电路以及配置项如下图所示：

当网络连接到千兆以太网时，FPGA 和 PHY 芯片 RTL8211E-VL 的数据传输时通过 RGMII 总线通信，传输时钟为 125Mhz，数据在时钟的上升沿和下降样采样。

当网络连接到百兆以太网时，FPGA 和 PHY 芯片 RTL8211E-VL 的数据传输时通过 RMII 总线通信，传输时钟为 25Mhz。数据在时钟的上升沿和下降样采样。

以太网引脚分配如下：

6.5 DDR

板上配有两个的 4Gbit（512MB）的 DDR3 芯片(共计 8Gbit),型号为 MT41K256M16TW-107IT 。DDR 的总线宽度共为 32bit。该 DDR3 存储系统直接连接到了 ZYNQ 处理系统（PS）的 BANK 502 的存储器接口上。

DDR3 的硬件设计需要严格考虑信号完整性，在电路设计和 PCB 设计的时候已经充分考虑了匹配电阻/终端电阻,走线阻抗控制，走线等长控制，保证 DDR3 的高速稳定的工作。

DDR 的电路设计如下图：

6.6 SD 卡

板包含了一个 Micro 型的 SD 卡接口，以提供用户访问 SD 卡存储器，用于存储 ZYNQ 芯片的 BOOT 程序，Linux 操作系统内核, 文件系统以及其它的用户数据文件。 SDIO 信号与 ZYNQ 的 PS BANK501 的 IO 信号相连，因为该 BANK 的 VCCMIO 设置为 1.8V，但 SD 卡的数据电平为 3.3V, 我们这里通过 MAX13035EETE+ 电平转换器来连接。

SD 卡的电路设计如下：

SD 卡槽引脚分配

6.7 USB

板卡使用的 USB2.0 收发器是一个 1.8V 的，高速的支持 ULPI 标准接口的 USB3320C-EZK。ZYNQ 的 USB 总线接口和 USB3320C-EZK 收发器相连接，实现高速的 USB2.0 Host 模式和 Slave 模式的数据通信。USB3320C 的 USB 的数据和控制信号连接到 ZYNQ 芯片 PS 端的 BANK501 的 IO 口上。

USB2.0 引脚分配：

7.PL 端外设

7.1 用户 LED

板卡设计有 4 个用户发光二极管 LED，包括 2 个单色 LED 和 2 个 RBG LED ，均连接在 PL 端进行控制 ;

LED 通过 TXS0108 电平转换芯片连接到 FPGA 的引脚， FPGA 一侧的的 IO 电压为 1.8V。当 FPGA 的 IO 电平为低时，LED 点亮。

LED 灯的电路设计如下:

LED 的引脚分配：

7.2 按键

板卡设计有 2 个 PL 控制按键 ,连接在 PL 端 , FPGA 一侧的的 IO 电压为 1.8V ，当按键按下时，FPGA 侧检测到高电平，按键松开时，检测到低电平。按键的电路设计如下：

按键的引脚分配如下：

7.3 编码开关

板卡设计有 4 个微型拨码开关，连接在 PL 端，FPGA 一侧的的 IO 电压为 1.8V 。

编码开关的引脚分配如下：

7.4 调试串口

调试串口设计在 PL 端，连接到 FT2232 芯片的串口收发引脚上，IO 电平为 3.3V。

7.5 EEPROM

板卡设计有一片 IIC 接口的 EEPROM ，型号为 M24C08-WDW6TP ，容量为 1Kbytes;

7.6 风扇控制

板卡设计有一路风扇控制接口，12V 供电，支持 PWM 风扇调速。风扇的控制由 ZYNQ 芯片来控制，控制管脚连接到 FPGA 的 IO ，如果 IO 电平输出为高，MOSFET 管导通，风扇工作，如果 IO 电平输出为低，风扇停止。板上的风扇设计图如下图所示:

7.7 OLED 接口

板卡设计有 OLCD 屏幕接口，采用 IIC 接口，支持简单内容的显示。采用 4PIN 2.54 间距的单排排针，包括 3.3V 供电，地，SDA，SCL 信号。

7.8 温度传感器

板卡设计有一片 IIC 接口的温度传感器芯片，可用于检测环境温度。

7.9 HDMI

板卡设计有一路 HDMI 图像视频输出接口, 能实现 1080P 的视频图像传输；开发板上通过 FPGA 的差分 IO 直接连接到 HDMI 接口的差分信号和时钟，在 FPGA 内部实现 HMDI 信号的差分转并行再进行编解码，实现 DMI 数字视频输入和输出的传输解决方案，最高支持 1080P@60Hz 的输入和输出的功能。

板卡上采用 TPD12S016RKTR 芯片作为 HDMI 的接口防护芯片。TPD12S016 是一款单芯片高清多媒体接口 (HDMI) 器件，具有自动方向感应 I2C 电压电平转换缓冲器、负载开关和集成式低电容高速静电放电 (ESD) 瞬态电压抑制 (TVS) 保护二极管。通过 55mA 限流 5V 输出 (5V_OUT) 为 HDMI 电力线供电。5V_OUT 和热插拔检测 (HPD) 电路的控制与 LS_OE 控制信号无关，其通过 CT_HPD 引脚进行控制，使得在启用 HDMI 链路前即可激活检测方案（5V_OUT 和 HPD）。SDA、SCL 和 CEC 线路上拉到 A 侧的 VCCA。在 B 侧，CEC_B 引脚上拉到内部 3.3V 电源轨，SCL_B 和 SDA_B 均上拉到 5V 电源轨 (5V_OUT)。SCL 和 SDA 引脚满足 I2C 规范，可驱动高达 750pF 电容负载，超出了 HDMI 1.4 规范。HPD_B 端口配有毛刺脉冲滤波器，可在插入 HDMI 连接器时避免由插座跳起引起的错误检测。TPD12S016 的 5V_OUT 引脚具有反向电流阻断功能。系统断电时，SCL_B、SDA_B 和 CEC_B 引脚也具有反向电流阻断功能。