在不人工干预的情况下，tool默认会尝试把reg1的CK pin和Reg2的CK pin做平。但是静态时序分析时，reg1→ICG也会做时序check；所以，ICG会天然存在一个很大的clock skew，导致建立时间违例。
比利时微电子研究中心（imec）宣布推出免费使用版虚拟晶圆厂 imec.netzero 模拟平台，该工具提供了一种量化芯片制造业环境影响的视角，提供学界、政策制定者及设计人员具有价值的洞见。透过此次发布的免费版网页应用，imec旨在跨出半导体供应链，协助产业降低其所带来的环境影响。
英特尔联合创始人戈登摩尔曾预言，芯片上的晶体管数量每隔一到两年就会增加一倍。由于图案微型化技术的发展，这一预测被称为摩尔定律，直到最近才得以实现。然而，摩尔定律可能不再有效，因为技术进步已达到极限，并且由于使用极紫外 (EUV) 光刻系统等昂贵设备而导致成本上升。与此同时，市场对不断完善的半导体技术的需...
11月10日，第29届中国集成电路设计业2023年会暨广州集成电路产业创新发展高峰论坛（ICCAD 2023）在广州保利世贸博览馆正式拉开帷幕。中国半导体行业协会集成电路设计分会理事长魏少军教授为大会作了题为《提升芯片产品竞争力》的主旨报告，以下为报告全文介绍。
上学时，老师说判断语句要把条件写全，不然会生成锁存器，做项目时又说多比特寄存器信号的赋值一定要加if条件，不让出现else的赋值。就很矛盾，本文主要讲下什么是锁存器，什么情况下会出现锁存器，以及锁存器的危害。
WLCSP（Wafer Level Chip Scale Packaging）即晶圆级芯片封装方式，不同于传统的芯片封装方式（先切割再封测，而封装后至少增加原芯片20%的体积），此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。
你很可能正在使用bash，也可能是csh。你可能听说过sh、tcsh。如果你安装过EDA，就知道某EDA要正常工作必须要装ksh。另外你可能还听某大神安利过zsh……
普通人拉开人与人之间差别的唯一途径是加班。大部分的芯片初创公司入职即巅峰，涨薪很难。但是初创公司个人技术成长的帮助远比大公司大。别盲目追求高薪，挖人的芯片公司会通过压绩效，压年终奖的方式控制成本。很多初创公司对人才的吸引力不超过两年。别轻易跳槽，因为跳槽容易上瘾。别相信一些人的鬼话，大部分跟芯片...
ARM定义了两个低功耗接口（Low Power Interface），用于低功耗控制握手，分别是Q-Channel和P-Channel。其中的Q-Channel在以前讲过，《SoC设计之功耗 -- Q channel》。Q-Channel相对P-Channel而言简单一些，只是控制开/关两种状态，这在控制时钟的握手时没有任何问题，但是在控制电源的握手时就有点不够用了。对于一个复...
在第5章中讨论了实现专用DNN硬件的各种关键设计考虑因素和技术。还介绍了将特定工作负载层的计算映射到特定DNN加速器设计的概念，以及选择正确映射的类似编译器的过程对优化能效和性能的行为很重要。
层次化设计适当下非常流行的设计思路，随着芯片的规模越来越大，fullchip的数据量和复杂度和过去已经不能同日而语了，无论是工具的runtime还是QoR，直接完成full-chip的工作越来越不现实。所以，在这里，就需要引入 层次化的设计（hierarchy design） 的概念。
如前所述，数据缓存是创建高效DNN加速器的关键组件之一。因此，除了选择适当的数据流(控制数据缓存的位置和时间)外，DNN加速器还需要一个缓存方案，该方案应寻求实现以下目标：
上一篇文章讨论了DNN处理如何进行计算转换，以利用优化的库或减少运算数量，特别是乘法运算，从而在CPU和GPU等现成的通用处理器上实现更高的性能（即更高的吞吐量和/或更低的延迟）。在本章中，我们将直接通过设计专用硬件来优化DNN的处理。
第2章描述的CONV层和FC层的基本计算都是乘法累加(MAC)操作。因为这些操作之间的依赖关系可以忽略不计，而且累积是可交换的，所以在调度MAC的顺序上有相当大的灵活性，并且这些计算可以很容易地并行化。因此，为了实现深度神经网络的高性能，高度并行计算范式被广泛使用。这些架构范例可以分为时间的或空间的，如图4.1所示。
在过去几年，有许多关于DNN加速器效率的研究。因此，讨论应该考虑的关键参数指标是很重要的，当比较和评估不同设计和技术的优缺点时，同时这些应该被归入设计的考量。而效率通常只与每瓦每秒的操作次数有关，如flops/w。但是实际上是更多的指标组成的，包括accuracy，throughput，latency，energy consumption，power co...
当恩智浦半导体开始使用先进的低功率芯片设计技术时，有一件事令其大吃一惊。“某些情况下，在实现阶段出现了两倍的产能下降。”NXP公司设计与技术负责人Herve Menager表示。
我是怎么了解到边界扫描的呢？ 这就要从我淘到一块FPGA板卡的事情说起了。 前段时间我在某二手平台上淘了一块FPGA板子，它长这样： 板子的整体尺寸很小巧，和手掌差不多大，外设也很简单： 12v供电，带一个散热器 FPGA芯片是Xilinx XC7K325T，FFG676封装，芯片等级2I，生产日期是2017年21周 4路LED 3路轻触按键，其中一...
实际上，由于不同的任务可在很大的程度上互相独立运行，如音频和视频处理及网络协议处理等，可以将具有内在执行并行性的复杂任务分解为一系列紧密联系的子任务，并行实现。
SoC中常用的总线前言之前和大家一起学习过AXI、AHB，这次来一起对Soc中的总线有个宏观的学习。总线提供了系统中各个设备之间一种互连的访问共享硬件机制。在数字系统中，总线承担数据传输的任务如处理器和存储器之间的数据传输。总线的传输能力由总线的宽度和工作频率决定。总线的设计通常要考虑4个因素：•总线宽度•时钟...
在传输端，Flex Bus物理层准备从PCIe链路层或CXL ARB/MUX接收的数据，以便通过Flex Bus链路进行传输。在接收端，Flex Bus物理层对Flex Bus链路上接收的数据进行串并转换，并将其转换为适当的格式，以转发到PCIe链路层或ARB/MUX。
