点击下方卡片，关注「集智书童」公众号 点击加入👉「集智书童」交流群 导读 长上下文Transformer模型（LCTMs）对于现实应用至关重要，但由于注意力机制的二次复杂度，它们面临着高昂的计算成本。块Sparse注意力通过聚焦于关键区域来缓解这一问题，然而现有方法由于块重要性测量的成本高昂，在平衡准确性和效率方面存在困...
频繁杂乱的鸣笛声，不但给周边居民的生活质量造成很大影响，而且增加了驾驶员的疲劳，影响行驶安全，并使乘客和行人在出行时倍感烦躁不安。在大多 数城市的道路上，时常出现禁止鸣笛的标志，然而并不是所有人都能自觉地遵守 规则，对鸣笛之人进行适当的处罚是确保这项规定能够顺利实施的必要举措。
今天给大侠带来的是一周掌握 FPGA Verilog HDL 语法，今天开启第六天。 上一篇提到了编译预处理（宏定义 define、“文件包含”处理include、时间尺度 timescale、条件编译命令ifdef、else、endif），经过五天的 Verilog HDL 基础语法的学习，基本语法差不多都在这里了，最后两天推出思考题（附参考答案），大侠可以自行思...
在芯片测试过程和定位过程中，我们经常需要了解数据的分布规律，例如发起读请求到收到读返回的延时，单位周期内发起的、接收到的、已处理的请求数量的分布。例如，PCIe 发起 memrd 到收到 cpld 的延时分布，从而判断是否存在少量 cpld 返回的延时过大，从而对整体性能造成影响。例如，根据单位时间内发包数量的分布规律...
下午有个朋友问我，现在 AI 发展这么快，怎么没听过 FPGA 有什么动静，难道 FPGA 就真的搭不上 AI 这趟列车了吗？
今天给大侠带来的是一周掌握 FPGA Verilog HDL 语法，今天开启第五天。上一篇提到了 case 语句、循环语句（forever、repeat、while、for）、结构说明语句（initial、always、task、 function）等，此篇我们继续来看编译预处理，结合实例理解理论语法，会让你理解运用的更加透彻。下面咱们废话就不多说了，一起来看看吧。
在 FPGA 的群里，经常会有人讨论以后 Verilog 会如何发展？HLS 和 DLS 谁会胜出？用 Python 来写更快还是现在用的相对多一些的 Chisel 和 SpinalHDL？
VHDL 的 英 文 全 名 是 Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，诞生于 1982 年。
由于需要全国产网卡方案，挑选了如下图所示的板卡，其中使用的是复旦微 JFM7VX690T36 芯片。本文旨在介绍如何使用此板卡实现 10G 网卡。板卡图片如下，最多可支持 4 路 10G 网口。一路 PCIe 通过 COME 连接器连接板载 COMe，另一路通过 PCIe 金手指引出。除此之外该板卡上还放置了 DDR3 接口，板贴 QDRII+颗粒，以及 SAT...
一周掌握 FPGA Verilog HDL 语法 day 3 被平台综合了，如果想要看详细介绍的话，可以到公众号内部"行侠仗义"栏目下获取。
上一篇提到了变量可分为 wire 型、reg 型、memory 型，各种运算符，此篇我们继续来看赋值语句和块语句以及后续其他内容，结合实例理解理论语法，会让你理解运用的更加透彻。下面咱们废话就不多说了，一起来看看吧。
一周掌握 FPGA Verilog HDL语法 day 1今天给大侠带来的是一周掌握 FPGA Verilog HDL 语法，今天开启第二天。上一篇提到了整数型以及参数型，此篇我们继续来看变量以及后续其他内容，结合实例理解理论语法，会让你理解运用的更加透彻。下面咱们废话就不多说了，一起来看看吧。
今天给大侠带来的是一周掌握 FPGA Verilog HDL 语法，今天开启第一天，下面咱们废话就不多说了，一起来看看吧。
哈喽，大家好，去年 5 月份曾经发表过一篇关于 ZYNQ 核心板介绍的文章（ZYNQ 核心板用户手册），当时该板卡存在有一些设计错误，后面博主针对这些设计错误进行了更正，重新优化了一版新的设计，其中比较大的改动为更换了板卡的核心芯片，由原来的 XC7Z020-2CLG484I 更换为 XC7Z020-2CLG400I ，因此将这两个板卡当做两...
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近100个IC技术公众号。
大家在一些二手网站上经常能看到一些没有配套资料（原理图等）的板子，而这些板子相对来说比较便宜，如果量大则可以用来做开发板，那么首先需要解决的就是”逆向“出原理图用来后续例程的开发。
（一）掌握有限冲击响应 FIR（Finite Impulse Response， FIR）的基本结构，研究现有的实现方法，对各种方案和步骤进行比较和论证分析，然后针对目前 FIR 数字滤波器需要的特点，速度快和硬件规模小，作为指导思想进行设计计算。
大侠好，欢迎来到 FPGA 技术江湖，江湖偌大，相见即是缘分。大侠可以关注 FPGA 技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入 IC 技术圈，这里有近 100 个 IC 技术公众号。
近些年随着人工智能技术的发展，深度神经网络算法逐步在星载、机载等遥感数据处理中得到广泛应用，在灾害预警及应急、海洋应用、环境监测、国土资源等方面起到越来越重要的作用，如图 1 所示。但卫星、无人机等需要对遥感 图像进行实时处理的应用场景，都对实现平台具有严格的体积、重量、功耗的限制。而深度神经网络又...
新冠病毒的肆虐让整个 2020 年笼罩在恐慌之中，戴口罩成了人们外出必备 的“新日常”。新冠病毒主要通过飞沫传播和接触传播，正确选择佩戴口罩，可有效阻隔病毒传播。但在人流量庞大的商圈、车站等场所，仍有许多人拒绝佩戴口罩。若能在这些场所进行当前人群口罩检测，则能有效避免冠状病毒的传播。
