哈喽，大家好，去年 5 月份曾经发表过一篇关于 ZYNQ 核心板介绍的文章（ZYNQ 核心板用户手册），当时该板卡存在有一些设计错误，后面博主针对这些设计错误进行了更正，重新优化了一版新的设计，其中比较大的改动为更换了板卡的核心芯片，由原来的 XC7Z020-2CLG484I 更换为 XC7Z020-2CLG400I ，因此将这两个板卡当做两...
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近100个IC技术公众号。
大家在一些二手网站上经常能看到一些没有配套资料（原理图等）的板子，而这些板子相对来说比较便宜，如果量大则可以用来做开发板，那么首先需要解决的就是”逆向“出原理图用来后续例程的开发。
（一）掌握有限冲击响应 FIR（Finite Impulse Response， FIR）的基本结构，研究现有的实现方法，对各种方案和步骤进行比较和论证分析，然后针对目前 FIR 数字滤波器需要的特点，速度快和硬件规模小，作为指导思想进行设计计算。
大侠好，欢迎来到 FPGA 技术江湖，江湖偌大，相见即是缘分。大侠可以关注 FPGA 技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入 IC 技术圈，这里有近 100 个 IC 技术公众号。
近些年随着人工智能技术的发展，深度神经网络算法逐步在星载、机载等遥感数据处理中得到广泛应用，在灾害预警及应急、海洋应用、环境监测、国土资源等方面起到越来越重要的作用，如图 1 所示。但卫星、无人机等需要对遥感 图像进行实时处理的应用场景，都对实现平台具有严格的体积、重量、功耗的限制。而深度神经网络又...
新冠病毒的肆虐让整个 2020 年笼罩在恐慌之中，戴口罩成了人们外出必备 的“新日常”。新冠病毒主要通过飞沫传播和接触传播，正确选择佩戴口罩，可有效阻隔病毒传播。但在人流量庞大的商圈、车站等场所，仍有许多人拒绝佩戴口罩。若能在这些场所进行当前人群口罩检测，则能有效避免冠状病毒的传播。
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近50个IC技术公众号。
Verilog 语言和 VHDL 语言是两种不同的硬件描述语言，但并非所有人都同时精通两种语言，所以在某些时候，需要把 Verilog 代码转换为 VHDL 代码。本文以通用的 XHDL 工具为例对 Verilog 转换到 VHDL 过程中存在的问题进行了总结，欢迎批评指正。
本篇主要讨论基于 FPGA 的温度传感器（ds18b20）驱动设计---第一版设计实现：利用 FPGA 驱动 DS18b20，读取到温度数值显示到数码管上。首先介绍 DS18b20。DS18B20 是常用的数字温度传感器，其输出的是数字信号，具有体积小，硬件开销低，抗干扰能力强，精度高的特点。DS18B20 数字温度计提供 9-12 位摄氏温度测量（9-12 ...
再来看一篇 FPGA 的综述，我们都知道微软包括国内的云厂商其实都在数据中心的服务器中部署了 FPGA，所以这篇论文就以数据中心的视角，来看下 FPGA 这个硬件加速器。
今天给大侠带来基于 FPGA 实时时钟的设计，附源码，获取源码，请在“FPGA 技术江湖”公众号内回复“基于 FPGA 实时时钟的设计源码”，可获取源码文件。话不多说，上货。
今天给大侠带来基于 FPGA 的 IIC 设计，附源码，获取源码，请在“FPGA 技术江湖”公众号内回复“IIC 设计源码”，可获取源码文件。话不多说，上货。
DDS（Direct Digital Synthesizer）直接数字式频率合成器，是一种新型频率合成技术，具有低成本、低功耗、高分辨率、相对带宽大和频率转换时间短等优点。较容易实现频率、相位以及幅度的数控调制，广泛应用在电信与电子仪器和通信领域。波形发生器是一种数据信号发生器，在调试硬件时，常常需要加入一些信号，以观察电路...
大侠好，欢迎来到 FPGA 技术江湖，江湖偌大，相见即是缘分。大侠可以关注 FPGA 技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
目前主流的目标检测算法都是用 CNN 来提取数据特征，而 CNN 的计算复杂度比传统算 法高出很多。同时随着 CNN 不断提高的精度，其网络深度与参数的数量也在飞快地增长， 其所需要的计算资源和内存资源也在不断增加。目前通用 CPU 已经无法满足 CNN 的计算需 求，如今主要研究大多通过专用集成电路(ASIC)，图形处理器(GPU)...
最近项目需要用到差分信号传输，于是看了一下 FPGA 上差分信号的使用。Xilinx FPGA 中，主要通过原语实现差分信号的收发：OBUFDS（差分输出 BUF），IBUFDS（差分输入 BUF）。
1. 内存占用1.1 FPGA 程序中内存的实现方式1.2 Zynq 的 BRAM 内存大小1.3 一个卷积操作占用的内存2. PipeCNN 可实现性PipeCNN 论文解析：用 OpenCL 实现 FPGA 上的大型卷积网络加速2.1 已实现的 PipeCNN 资源消耗3. 实现大型神经网络的方法4. Virtex-7 高端 FPGA 概览、7 系列 FPGA 相关文档
大侠好，欢迎来到 FPGA 技术江湖，江湖偌大，相见即是缘分。大侠可以关注 FPGA 技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
Modelsim 仿真工具是 Model 公司开发的。它支持 Verilog、VHDL 以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在 Dataflow 窗口查看某一单元或模块的输入输出的连续变化等，比 quartus 自带的仿真器功...
