潮声隔雨深 · 2019年12月28日

CA7的没一个cacheline，dirty bit只有一个bit位吗？

SoC 芯片

CA7的没一个cacheline，dirty bit只有一个bit位吗？

1 个回答 得票排序 · 时间排序
0
一知半解 · 2019年12月28日

CA7的每个cacheline都会有标示状态的位。CA7的cache支持多核间一致性协议，至少需要3个bit用于标示 MOESI 状态，MOESI协议可以参考AMBA spec.

0 评论 已采纳
举报
你的回答
关注数
1
收藏数
0
浏览数
2133
关注问题 邀请回答
一知半解
相似问题
ARM SOC芯片 ID识别码 1 请教：ARM SOC芯片（如手机SOC芯片）系统，当其热复位时，其系统内存RAM中的原数据是否继续保持不变？ 1 请问下：对市面上的ARM SOC芯片，如何可靠识别ARM SOC内所使用的ARM CPU内核IP型号？ 1
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息