对于Cortex-A7，一个32bit addr，哪些bits标示set index ?

由于A7的 I/D cache 容量都是可以配置的，所以这里只以32KB Dcache 为例，其他情况你可以自己算出来：

D cache为4-way，

32K = 4 Nsets 64 => Nsets = 128

所以从高到低位依次为：

19bit(tag) | 7bit(set) | 6bit(offset)