在CA53的TRM中，关于ACE transfer有以下描述
For Non-cacheable transactions:
• INCR N (N:1, 2, or 4) 128-bit for write transfers.
想请教一下，CPU中执行什么样的指令，会在总线上产生 INCR4 128bit的write transfer
多谢！
在CA53的TRM中，关于ACE transfer有以下描述
For Non-cacheable transactions:
• INCR N (N:1, 2, or 4) 128-bit for write transfers.
想请教一下，CPU中执行什么样的指令，会在总线上产生 INCR4 128bit的write transfer
多谢！
下面的code可以让A53产生一个128bit INCR4 burst write.
ldr x2, =0x4
loop: stp x0, x1, [x10] ;; x10 is normal non-cacheable memory address and aligned to 64 bytes
add x10, x10, #0x10
subs x2, x2, #1
bne loop
