SDC

SDC

SDC（Synopsys Design Constraints）是一种约束语言，用于在数字集成电路设计中描述设计者对电路性能、面积、功耗等方面的要求。

关注标签
关注数
0
内容数
1
提问题 写文章
标签问答
最新的 · 高票的 · 未回答的
本月贡献榜
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息