极术社区
注册
首页
Top 专栏
开发平台
阿里云倚天
AVH on 百度云
龙蜥操作系统
Arm STEM 教育
星辰教学平台
读书
专题
问答
公开课
活动
注册 · 登录
▲
极术小姐姐
66737 声望
极术社区管理员小姐姐
展开
极术社区管理员小姐姐
收起
关注他
关注了
56
粉丝数
60038
他的主页
他的提问
他的回答
他的文章
他的关注
他的粉丝
他的收藏
声望记录
他的关注
关注的专栏
关注的人
关注的标签
关注的问题
0
那thoughput和latency的关系是什么?
已解决
0
可以举例说明什么是out of order的pipeline结构吗
已解决
0
存储器访问顺序的问题1
已解决
0
存储器访问顺序的问题2
已解决
0
cache way 和set的概念不理解
已解决
0
ARM架构下的L1和L2 cache结构有什么联系1
已解决
0
ARM架构下的L1和L2 cache结构有什么联系?
已解决
0
什么时候会触发cache linefill?
已解决
0
cache coherency logic,为什么只把Dcache复制到tag,而不复制Icache?
已解决
1
nic400和core linknic400在图里面是什么关系,它们的作用有什么区别?
1
在AXI协议中,有Cacheable=1 但 allocate=0的情况吗?
1
问device memory bufferable
已解决
1
问什么是read/write issue capability?能举个例子说明一下吗?
1
PMU使用问题
已解决
0
请教:最近需要使用cortex-a8中PMU进行cycle计数,但是始终不能产生PMCCNTR的溢出中断
已解决
1
如何查找 Cortex M7 的指令执行周期?
已解决
2
在有rtl之前,只知道芯片估计的规模,如何估算功耗?
3
nic400和core linknic400在图里面是什么关系,它们的作用有什么区别?
已解决
2
什么是read/write issue capability?能举个例子说明一下吗?
已解决
1
最大数目的read/write outstanding transaction数目?
已解决
上一页
1
…
27
28
29
30
下一页
认证与成就
获得 11028 次点赞
2019年07月16日 加入
举报他
关注极术微信号
实时接收点赞提醒和评论通知
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
关注安谋科技招聘
实时获取安谋科技中国职位信息
用户指南
·
用户协议
·
隐私政策
关于我们
·
联系合作
粤ICP备18004469号
粤公网安备 44030502008014号
版权所有 © 2025 极术社区
由
SegmentFault
提供技术支持
友情链接
安谋科技
安创空间
开源中国
InfoQ
边缘计算社区
21IC 电子网
HarmonyOS 技术社区
电子芯吧客
CSDN
全志在线
芒果派
深度强化学习实验室
LiveVideoStack
智东西