棋子 · 2019年10月16日

ARM架构下的L1和L2 cache结构有什么联系1

Arm芯片设计后端

以A15为例，假设L1 cache是2way 4set的 cache type，而L2 cache的空间会比L1大很多，那么L2 cache会是什么样的结构呢？是不是需要cache line的大小一样？或者需要与L1相对应吗，比如也是4set的？

1 个回答 得票排序 · 时间排序
1
极术小姐姐 · 2019年10月16日

通常来说cacheline的size都是一样的，比如都是64 byte的，对set数目没有要求

0 评论 已采纳
举报
你的回答
关注数
1
收藏数
0
浏览数
2077
关注问题 邀请回答
极术小姐姐
相似问题
芯片功耗计算和低功耗设计概览中，DVFS设计时，不同电压对应的频率应该怎么确定呀？DC 综合一次，然后让后端在不同 电压-频率 下signoff ？ 1 请问下：对市面上的ARM SOC芯片，如何可靠识别ARM SOC内所使用的ARM CPU内核IP型号？ 1 ARM SOC芯片 ID识别码 1
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息