接上篇：破解PCIe SSD进化：从踩坑到解决方案（一）
二、用户最该关注的兼容性、稳定性和服务
谈到闪存阵列这样的存储系统，单控设计由于存在单点故障的注定达不到企业级高可用性要求。就像传统磁盘阵列需要双端口的SAS等驱动器（盘/存储介质）界面那样，当前双控和多控（Scale-out）全闪存阵列使用的闪存模块基本上为2种形式：标准SASSSD（或者SATA转SAS），代表产品是EMCXtremIO、PureStorage等x86服务器架构的；专用闪存模块，如IBMFlashSystem（TMS）和ViolinMemory，基于FPGA来定制。这2种形式的闪存都能够连接到并且对一对控制器可见。
插在普通PCIe插槽上的SSD显然达不到这个要求；SFF-8639理论上可以做到，也就是把x4PCIe分成2个x2PCIe来用，有的ASIC控制器支持，FPGA也可以实现，但缺点就是对每个控制器的带宽减半。x2PCIe 3.0理论带宽接近2GB/s，PCIe2.0只有1GB/s了。因此业界也在考虑在SFF-8639基础上把连接器加长，增加引脚数量能够容纳8个PCIelane，这种变化由于涉及到物理规格和SAS兼容还需要进一步的协商。
不久前，笔者还听到同行朋友提到一种有点颠覆性的创新——即SSD上不需要ASIC或者FPGA，只剩下闪存了？开始我只想到控制器可能集成进了CPU，而某一天灵光闪现把另一件事联系在一起——Intel未来不是要推出一种集成FPGA的XeonCPU吗，对应的Socket引脚估计会有变化，而定义为直连闪存通道*应该不成问题。
由于现有FPGASSD控制器方案大多支持32条闪存通道，而且每通道至少8位宽度，我有点担心PCIe的引脚不够用。那么这种“无主控SSD”究竟会长成什么样？会不会也像ULLtraDIMM那样插在内存槽上呢？当然此时的内存槽不再是连接到CPU的内存控制器。
而在CPU上FPGA和x86核心之间的片上连接，就不见得还是PCIe了，因为我记得Intel这种方案好像支持性能更好的QPI。
到这里其实还有可以延伸展开的话题，本文到此先告一段落，以后有机会再跟大家分享交流。
推荐阅读
本文转载自企业存储技术微信公众号原文链接点这里注：本文只代表作者个人观点，与任何组织机构无关，如有错误和不足之处欢迎在留言中批评指正。 进一步交流技术可以加我的微信/QQ：490834312。
尊重知识，转载时请保留全文，并包括本行及如下二维码。感谢您的阅读和支持！《企业存储技术》微信公众号：HL_Storage，也欢迎关注企业存储技术极术专栏，定期更新。
