刚开始编写游戏并对其进行优化时，我读了一篇文章，解释了考虑到缓存而设计软件的重要性，因为主内存太慢了。当时，我正在486DX上进行编程，在芯片上插入了8KB统一L1高速缓存和128KB L2高速缓存。我不记得这台机器的确切数字。但是，如果错过所有级别的高速缓存，则主存储器读取等待时间和获取数据的等待时间可能会少于15个CPU周期。
在现代处理器上，相同的15个CPU周期大约可以从L2缓存中获取数据，但是主内存延迟很可能超过150个CPU周期。对于高性能应用程序，编写与CPU高速缓存完美配合的代码的需求从未如此迫切。
作者：Peter Harris
阅读直达链接：https://community.arm.com/developer/tools-software/graphics/b/blog/posts/improving-data-performance-with-streamline
欢迎大家点赞留言，更多Arm技术文章动态请关注极术社区Arm技术专栏。
