在Innovus中从ccopt 后的timing report中可以看到clock delay是从负值开始算起的，这个是因为在ccopt过程中进行了的update latency的动作。
基于block level的设计进行分析，假设在sdc中对clock 没有设置source&network latency（就是0），在ccopt之前clock模式是ideal的，所有的clock latency都是按照0计算。
当cts完成之后，clock模式切换为propagate ，工具会计算到达每个sink 点的latency 长度。
如下图所示，cts之后，latency （insertion delay）为3.5ns。图中两边虚线框代表block 的IO，左边为input port，右边为 output port。如果不进行update latency，对于input port（假设下图中io和内部寄存器都约束在同一个clk下），setup timing会乐观很多，对于ouput port ,setup timing会悲观很多，因为寄存器有latency，io clock latency为0。
所以，工具对root点的pin 反标一个负的latency,在理想完全balance情况下，在timing rpt中可以看到到达内部寄存器的值为0，这样就可以确保io timing不会过于乐观和悲观。控制这个过程的property 是update\_io\_latency。
set\_ccopt\_property update\_io\_latency true
需要注意下面两点：
- 如果是在做top only的pr实现，或者整个设计是flat进行的，要设置update\_io\_latency为false，可以考虑一下为什么。
- 在ccopt之前不要设置clock 模式为propagate。
作者：陌上风骑驴
来源：https://mp.weixin.qq.com/s/zNHh7pKhu3rQxZ8cMfCDIw
作者微信公众号
相关文章推荐
更多IC设计技术干货请关注IC设计技术专栏。
