Amiya · 2021年12月15日

芯片流片失败都有哪些原因

最近和某行业大佬聊天的时候聊到芯片流片失败这件事,我觉得这是一个蛮有意思的话题,遂在网上搜集了一些芯片流片失败的原因,放在这里和大家一起分享。
image.png
1. Design的版本拿错,这个问题比较要命,如果ROM版本拿错,基本芯片就废了。这种情况还真不少。

2. 流片的时候存在重大bug。如果说一款芯片流片出去完全没有bug是不可能的,大部分的bug都不会影响到芯片的主体功能和性能,可以通过软件的方式回避掉。但是有些bug是软件无法绕过去的,比如在电源管理的时候,芯片在进入低功耗状态后无法退出,这种属于重大失误,虽然芯片能点亮,但是无法使用。

3. PVT的情况没有考虑全,这对应是芯片流片前在不同工艺角下的timing violation没有清完,在某些温度和电压下芯片功能失常,大大降低了芯片的使用范围。

4. 数字芯片的模拟接口问题,比如PAD 的latch up问题导致内部过渡电流量使得芯片产生永久性破坏。

5. 功耗问题,如果芯片的功能达到要求,但是功耗太高,特别是物联网领域的芯片,这也将是灾难。

6. 安全问题,很多芯片会被用在安全要求非常高的领域,比如个人手机的芯片,个人电脑的芯片,服务器芯片等,如果出现硬件安全漏洞,软件也不能规避,那么这款芯片也算流片失败。

7. 芯片内部power连线的问题,这表现在芯片内部有短路电路,在芯片设计的时候,电源线没有好好检查,这种问题也是比较致命。

8. 芯片ESD没处理好,静电保护没处理好,芯片在某些情况下容易损坏,无法量产。

9. 生产制造的问题,一种是出现在新的生产线上,表现在良率比较低,生产成本很大。另外一种是材料有问题,比如某批次晶圆质量有问题,生产出来的芯片功耗和功能都出现问题,对于这种不算真正流片失败。

10. 封装的问题,这种就是芯片引线没有接好,导致芯片功能不正常,严格意义上也不算流片失败。

都说芯片流片是高风险的事情,这个风险有多高,笔者做了一次小小的调查,这个概率在18%左右。

作者:IC bug 猎人
原文链接:处芯积律

推荐阅读

更多IC设计技术干货请关注IC设计技术专栏。
推荐阅读
关注数
19603
内容数
1303
主要交流IC以及SoC设计流程相关的技术和知识
目录
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息