介绍几个自动集成RTL的方法

今天给大家介绍几个自动集成的方法。

方法一：

使用verilog-mode定制，其官方网站为：
https://www.veripool.org/verilog-mode/    

优点：

1. 功能非常强大。
2. 有专门的学习网站。

缺点：

1. 需要花点时间去研究，比较适合经常做集成的同学。
2. 对coding style不一致的情况不友好。
3. 要写各种正则表达式之类的。
4. 需要敲代码。

方法二：

那需要在GVIM的配置文件中做什么设置呢？

1. 公众号后台回复“AlignFoo”，下载gvim对齐插件；
2. 将AlignFoo.vim放到“~.vim/plugin”下；
3. 打开“~.gvimrc”文件，并将按照下图179行进行设置即可。
   

优点：

1. 在GVIM的配置文件中做一些设置，就能用上。
2. 适合不经常集成的同学，简单快速。

缺点：

1. 还是需要一些手动的复杂粘贴。
2. 只能例化端口，不能例化module。
3. 不支持parameter的例化。
4. 需要敲代码。

最后，给大家安利一本书，可以用来学习写一些自己的vim脚本。

方法三：

这个是我自己写的脚本，下面贴一下它的介绍。

       

作者：martin
原文链接：IC小迷弟

推荐阅读

• 后仿遇到违例，该怎么debug?
• 为什么模拟芯片公司看起来更容易IPO？

更多IC设计技术干货请关注IC设计技术专栏。