来源：EETOP编译自allaboutcircuits
串行数据传输与并行数据传输相比具有重要优势，在许多系统中，这些优势足以证明添加串行化和反串行化并行数据的电路是合理的，以便它可以作为串行数据传输。然而，在计算机内存领域，并行数据传输仍然很普遍。由于它们可以同时读取和写入更多的数字信号，因此并行接口速度很快，设计人员也一直在寻找使它们更快的方法。
一种古老但仍然相关的实现数据传输速率大幅提高的技术称为”双泵” （double pumping），该功能是将内存系统变成双倍数据速率 (DDR) 内存系统的原因。“单泵”存储系统采用历史悠久的策略将数据从一个 IC 同步移动到另一个 IC。基本上，逻辑信号每个时钟周期改变一次，并在时钟的上升沿或下降沿由接收器采样。在此方案中，字的传输速率不能超过时钟频率。
例如，如果您的时钟以 133 MHz 运行，您可以（理想情况下）每秒传输 1.33 亿字。请注意，位传输速率取决于系统架构，因为不同的计算系统使用不同的字长——8 位、16 位等。双泵系统可以达到 266 MT/s（每秒百万次传输）和 133 MHz钟。
在本文中，我们将了解单数据速率接口和双数据速率接口之间的差异、我们使用 DDR 的原因及其应用。
SDR 与 DDR：单数据速率和双数据速率接口
下面图 1 中显示的时序图是单数据速率存储器接口的示例。
首先，使用 EM_BA 信号选择存储体，并通过 EM_A 信号建立行和列地址。数据字 D1、D2、D3 和 D4 在 EM_D 引脚上输出。注意一个数据字如何占据 EM_CLK 信号的整个周期。
我们将查看的下一个时序图（图 2）描绘了一个双倍数据速率接口。
“DQ”线代表数据信号，阴影区域之间的无阴影 X 形区域表示从一个字到下一个字的转换。您可以看到每个字只需要一个完整时钟周期的一半。请记住，该芯片使用差分时钟，这就是时序图具有 CK 信号和互补 CK# 信号的原因。
动机：为什么使用双倍数据速率？
您可能想知道为什么工程师在本可以将时钟频率提高两倍的情况下还要费心为 DDR 信号创建新逻辑。这主要是为了实现更好的信号完整性。
高频信号——这里的“高频”是相对于给定技术时代或应用场景的限制来理解的——对于PCB设计人员会感到非常的“惧怕”。这些信号会带来：
- 有限的信道带宽导致更多的离散
- 需要更多的功耗
- 更容易受到电容耦合和反射的影响，
- 让PCB 上存在的各种无意天线的辐射
高频信号也更难使用测试设备进行表征和故障排除。例如，示波器的模拟和数字带宽有限，随着频率的增加，它会在波形中引入更多失真。
因此，在尝试实现更高的时钟速率之前，从现有时钟速率中提取尽可能多的吞吐量是有意义的。通过从单一数据速率接口转向 DDR 接口，设计人员可以在不改变系统最大信号频率的情况下显着提高数据传输速率。即使数据信号的最大频率增加了两倍，所有这一切都可以实现，这个新的数据频率不高于先前的时钟频率。
DDR 内存应用
”双泵” （double pumping）是一种通用功能，已用于各种并行数据传输接口。甚至高速数据转换器也采用了这种技术。例如，在图 3 所示的模数转换器 (ADC)时序图中，一个样本在一个完整时钟周期所需的时间内被数字化，但数字输出使用 DDR 时序，因为两个数据位多路复用到每个输出。
然而，DDR 并行传输仍然与计算系统中使用的SDRAM（同步动态随机存取存储器）密切相关。几十年来，工程师们一直在努力提高计算机移动和处理数字数据的速度，而 DDR 信号使他们能够在保持当时可行的最大时钟频率的同时将吞吐量提高一倍。
1998 年发布的第一代 DDR SDRAM 支持高达 200 MHz 的时钟频率和高达 400 MT/s 的相应传输速率。然后是 DDR2、DDR3、DDR4，最后是我们目前使用的 DDR5。DDR5 的最大传输速率超过 7 GT/s。
原文
https://www.allaboutcircuits.com/technical-articles/introduction-to-double-date-rate-ddr-memory/
文章来源：EETOP
推荐阅读
更多IC设计技术干货请关注IC设计技术专栏。
迎添加极术小姐姐微信（id:aijishu20)加入技术交流群，请备注研究方向。
