cache/TLB里分别都有什么?

快速连接

👉👉👉【精选】ARMv8/ARMv9架构入门到精通-目录 👈👈👈

cache

cache里都有什么？ 或者问cache line（即每个entry）里都有什么？
答案是 : TAG + DATA + invalid bit + dirty bit

那么TAG里又都有什么呢？

L1 data cache tag format with ECC for data register 0 (以为A78为例)

L1 data cache tag format with ECC for data register 1 (以为A78为例)

L1 data cache tag format with ECC for data register 2 (以为A78为例)
(reserved, 暂不使用)

所以，这里总结一下：一个cache line有多大？ TAG=64bit(8个字节) * 3，data=64bytes，再加上一个invalide bit和一个dirty bit。

TLB

L1 data TLB cache format for data register 0(以为A78为例)

L1 data TLB cache format for data register 1(以为A78为例)

所以，这里总结一下：一个TLB entry有多大？ 64bit*2 = 16个字节而已。

关注"Arm精选"公众号，备注进ARM交流讨论区。