baron · 3月22日 · 四川

ARMv8/Armv9架构中cacheable属性的介绍

快速连接

👉👉👉【精选】ARMv8/ARMv9架构入门到精通-目录 👈👈👈


 title=

思考:在页表的Descriptors中的Lower attributes中的AttrIndx中指向的MAIR_EL1寄存器中有配置cacheable属性, 在TCR_EL1寄存器中有cacheable属性位ORGN0、IRGN0、ORGN1、IRGN1,这两种cacheable属性有啥区别呢?

在页表的Descriptors中的Lower attributes中的AttrIndx中指向的MAIR_EL1寄存器中有配置cacheable属性
在这里插入图片描述

在TCR_EL1寄存器中有cacheable属性位ORGN0、IRGN0、ORGN1、IRGN1
在这里插入图片描述
在这里插入图片描述

以上两个域段有啥区别呢? 总结如下:

前者表示内存的缓存策略属性,后者表示页表所在内存的缓存策略属性。


最后

如果您已经订阅此付费专栏,请务必加我微信(coding_the_world),备注"姓名+职业方向+ARM专栏",我拉您如ARMv8/ARMv9讨论群。
也可以从下述链接找到群号扫码进入:
https://www.processon.com/view/link/641321133524617475ff9b8a


关注"Arm精选"公众号,备注进ARM交流讨论区。
图片1.png

推荐阅读
关注数
9462
内容数
207
以易懂、渐进、有序的方式,深入探讨ARMv8/ARMv9架构的核心概念。我们将从基础知识开始,逐步深入,覆盖最新的架构,不再纠缠于过时技术。本系列内容包含但不限于ARM基础、SOC芯片基础、Trustzone、gic、异常和中断、AMBA、Cache、MMU等内容,并将持续更新。
目录
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息