baron · 3月23日 · 四川

Inner shareable cache、 Inner shareable Attribute关系

快速连接

👉👉👉【精选】ARMv8/ARMv9架构入门到精通-目录 👈👈👈


 title=


  • Inner shareable cache: 这是ASIC在设计的时候,会把离cpu进的cache定义成Inner shareable cache,软件可以通过读取CLIDR_EL1.ICB比特位获取最高的Inner cache级别(the highest Inner Cacheable level)
    在这里插入图片描述
  • Inner Shareability Domain : 描述的是一组observer,这一组observer所看到的 Inner shareable范围内的cache是一致的。一般来讲,挂在Inner shareable cache之上的Master,都属于同一个Inner Shareability Domain. Arm推荐,在一个SOC中用于跑同一个Hypervisor或操作系统的所有PE,都应当属于同一个Inner Shareability Domain
    在这里插入图片描述
  • Inner shareable Attribute : 描述的是一种内存属性,如果页表的某一个entry定义了Inner shareable Attribute,那么cpu在操作该entry控制的页面时,"硬件自动维护cache一致性" 将只在Inner shareable cache范围内生效

    在这里插入图片描述

    关注"Arm精选"公众号,备注进ARM交流讨论区。
    图片1.png

推荐阅读
关注数
9438
内容数
191
以易懂、渐进、有序的方式,深入探讨ARMv8/ARMv9架构的核心概念。我们将从基础知识开始,逐步深入,覆盖最新的架构,不再纠缠于过时技术。本系列内容包含但不限于ARM基础、SOC芯片基础、Trustzone、gic、异常和中断、AMBA、Cache、MMU等内容,并将持续更新。
目录
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息