一位客户要求澄清 Eigen gemm 基准的执行情况。特别是当 L1D_CACHE_WR 的 PMU 值低于 L2D_CACHE_WR 时。在这种情况下，L1 数据高速缓存和 L2 数据高速缓存 PMU 值之间的关系令人困惑。
作者：Ker Liu
文章来源：https://community.arm.com/arm-community-blogs/b/architectures-and-processors-blog/posts/deep-dive-pmu-value-l2d-cache-wr-neoverse-n2-server
欢迎大家点赞留言，更多Arm技术文章动态请关注极术社区Arm技术专栏欢迎添加极术小姐姐微信（id:aijishu20)加入技术交流群，请备注研究方向。
