在高NA（数值孔径）EUV（极紫外）光刻时代的前夕，我们来高NA EUV光刻的背景、应用前景及其对行业的影响，同时探讨imec及其合作伙伴在推动高NA EUV图案化生态系统方面的举措。
ASML-imec联合高NA EUV光刻实验室的成立：为大规模生产采用高NA EUV做好准备的里程碑。
备注：此文摘录和翻译自《Entering the High NA EUV Lithography era Opening of the joint ASML-imec High NA EUV Lithography Lab: milestone in preparing High NA EUV for adoption in mass manufacturing》
Part 1：高NA EUV光刻的背景，为什么我们需要？
随着半导体行业不断追求更小、更快、更高效的芯片制造技术，EUV光刻成为实现先进节点制造的关键技术。传统的光刻技术在进一步缩小特征尺寸时面临挑战，而EUV光刻通过使用13.5nm的波长，能够实现更高的分辨率。
然而，EUV光刻的数值孔径（NA）限制了其分辨率和产能的提升。高NA EUV光刻技术应运而生，通过增加光学系统的数值孔径（从0.33NA提升到0.55NA），进一步提高光刻分辨率和产能。
位于荷兰费尔德霍芬的ASML-imec高NA EUV联合光刻实验室的开业，标志着高NA EUV大规模生产应用准备工作取得了里程碑式进展。实验室配备了第一台原型高NA（0.55NA）EUV扫描仪（TWINSCAN EXE:5000）及相关基础设施，包括涂层和开发轨道、计量工具以及晶圆和掩模处理系统。
这些设施将支持集成设备制造商（IDM）和代工厂降低图案化技术的风险，并在扫描仪投入生产之前开发高NA EUV的具体用例。实验室还将向更广泛的供应商生态系统开放，开发高NA EUV专用材料和设备。第三类用户是imec及其在高级图案化项目中的合作伙伴，共同推动高NA EUV图案化生态系统进入下一代。
● 14A逻辑芯片
高NA EUV光刻将首先应用于14A代逻辑芯片的量产，实现24nm间距的金属线/间距（M0/M2）图案化，最终目标是达到18nm间距。这将显著提高产量并缩短周期时间，与现有的多次图案化0.33NA EUV方案相比，甚至可能减少二氧化碳排放。此外，高NA EUV将成为图案化互补场效应晶体管（CFET）芯片复杂结构的关键技术。
● DRAM内存芯片
高NA EUV也将在DRAM内存芯片制造领域应用，用于对最关键的结构进行图案化。高NA EUV预计可在一次曝光中对存储节点着陆垫和位线外围进行成像。D0a 2D-DRAM技术将是第一个机会，要求28nm中心到中心间距。
Part 2：准备高NA EUV量产和推动下一代高NA EUV
位于费尔德霍芬的联合高NA EUV光刻实验室的成立，加速了高NA EUV的投产进程。ASML和ZEISS合作开发了专用的高NA EUV扫描仪解决方案，涵盖光源、光学元件、镜头变形、拼接、景深（DOF）减小、边缘位置误差（EPE）和套准精度等方面。
同时，imec与ASML及其供应商网络紧密合作，准备0.55NA图案化生态系统，确保及时提供先进的光刻胶和底层材料、光掩模、计量技术、成像策略、光学邻近校正（OPC）以及第一代高NA EUV的集成图案化和蚀刻技术。
这些准备工作促成了第一批晶圆的曝光，成功打印了10nm和16nm宽的线/空间（即20nm和32nm间距）。原型扫描仪和基础设施已准备就绪，预计将在2025-2026年投入大批量生产。
当前目标是将高NA EUV引入大批量生产，但imec及其合作伙伴也在为更长远的目标做准备，旨在实现下一代高NA EUV。ASML-imec联合高NA EUV光刻实验室将充当imec设施的虚拟延伸，部分预处理和后处理工作将在imec的300毫米洁净室中进行。imec将密切监测高NA EUV原型光刻集群的性能，评估最终分辨率、稳定性和有效景深（DOF）。
由于数值孔径较大，DOF预计比0.33NA EUV小2-3倍，因此使用更薄光刻胶膜成为必要。imec与计量领域的合作伙伴合作，在联合实验室开发并安装了专用检测工具，以监测和改善图案结构的缺陷率。电子束检测已被选为调查超小接触孔缺陷率的主要工具，目标是实现每百万个接触孔中仅有一个缺陷。
对于金属线/空间，光学检测工具与电子束相结合，以检测和分类缺陷，实现每立方厘米缺陷数少于一个。逻辑和DRAM用例正在准备中。imec将通过检测工具和电气测试的组合，检查更大工艺模块的图案分辨率和缺陷率。
最新一代的0.33NA EUV扫描仪仍然是互补工具，有助于改善下一代高NA EUV的图案化生态系统。并非所有芯片功能都需要高NA EUV，因此0.33NA EUV将继续在中间和全局片上互连线的图案化中发挥作用。
此外，一些挑战——例如改进抗蚀剂——与0.33NA和0.55NA相同。imec的“0.33NA扩展活动”重点包括高NA EUV的场拼接、光刻胶和底层开发、定向自组装（DSA）等领域。场拼接的必要性源于变形镜头和不变掩模空白尺寸的结合。imec在SPIE高级光刻+图案会议上分享了其在实现分辨率场拼接方面的最新见解，减少了为应对场尺寸减小而进行设计更改的需要。
另一个关键课题是光刻胶和底层开发，imec与光刻胶供应商合作筛选替代光刻胶材料，并根据缺陷率、粗糙度和剂量减少情况对其性能进行基准测试。高NA EUV可能标志着金属氧化物光刻胶（MOR）的突破，特别是在高分辨率线条/间隔和小六角形柱方面表现出色。
imec和ASML已开始对超NA（数值孔径0.75-0.85）EUV的可行性研究。超NA EUV可能成为0.55NA EUV的继任者，使业界能够打印远低于20nm间距的线条/空间，避免重新依赖高NA EUV多重图案化。技术的可行性将取决于行业需求及克服技术障碍的能力。
imec使用虚拟晶圆厂模型imec.netzero量化了从低NA EUV多重曝光过渡到高NA EUV单次曝光对环境的影响。尽管高NA扫描仪功耗较高，但模型显示，当用高NA单次曝光替换低NA LELE工艺模块时，二氧化碳排放量总体减少了30%。
这主要归因于工艺简化比平台加速带来的功耗增加更为重要。imec还在开发工艺和设计方向，以减少干蚀刻工艺中的氟化合物排放，并与供应商社区合作，探索不含PFAS的替代品并对其性能进行基准测试。
小结
ASML-imec联合高NA EUV光刻实验室的成立，标志着高NA EUV大规模生产应用准备工作取得了重要进展。高NA EUV光刻技术的应用前景广阔，将在逻辑芯片和DRAM内存芯片制造领域发挥重要作用，同时有助于减少二氧化碳排放。
随着imec及其合作伙伴的持续努力，高NA EUV光刻技术将进一步推动半导体行业的发展，并为下一代光刻技术奠定基础。
作者：芝能芯芯
文章来源：芝能智芯
推荐阅读
更多汽车电子工程领域相关技术干货，请关注专栏芝能汽车电子设计 欢迎添加极术小姐姐微信（id:aijishu20)加入技术交流群，请备注研究方向。
