1 状态模式
状态模式是一种行为设计模式, 让你能在一个对象的内部状态变化时改变其行为, 使其看上去就像改变了自身所属的类一样。
在RTL中可能存在复杂的有限状态机FSM,在任何一个特定状态中, RTL的行为都不相同, 且可从一个状态切换到另一个状态。不过, 根据当前状态, RTL可能会切换到另外一种状态, 也可能会保持当前状态不变。这些数量有限且预先定义的状态切换规则被称为转移。
为了对RTL FSM进行建模,状态设计模式建议将每个状态的行为抽象成一个类,状态之间的切换相当于就是类对象的切换。主要可包括以下几个组件:
- Context:它并不会自行实现所有行为, 而是会保存一个指向表示当前状态的状态对象的引用, 且将所有与状态相关的工作委派给该对象。
- State:所有状态类的基类,所有状态类都必须遵循同样的接口, 而且context必须仅通过state提供的接口函数与这些对象进行交互。
- Concrete States:会自行实现特定于状态的方法。为了避免多个状态中包含相似代码, 你可以提供一个封装有部分通用行为的中间抽象类。状态对象可存储对于上下文对象的反向引用。状态可以通过该引用从上下文处获取所需信息, 并且能触发状态转移。
下图为状态设计模式在FSM中应用的一个UML类图。
2 参考代码
状态设计模式的参考代码如下:
typedef class fsm_context;
typedef class concrete_state1;
typedef class concrete_state2;
virtual class state;
pure virtual function int process1(fsm_context cnxt);
pure virtual function int process2(fsm_context cnxt);
endclass : state
class concrete_state1 extends state;
function int process1(fsm_context cnxt);
$display("concrete_state1 : process1");
if ( cnxt.change_state ) begin
concrete_state2 state2 = new();
$display("concrete_state1 change to concrete_state2");
cnxt.st = state2;
end
endfunction : process1
function int process2(fsm_context cnxt);
$display("concrete_state1 : process2");
if ( cnxt.change_state ) begin
concrete_state2 state2 = new();
$display("concrete_state1 change to concrete_state2");
cnxt.st = state2;
end
endfunction : process2
endclass : concrete_state1
class concrete_state2 extends state;
function int process1(fsm_context cnxt);
$display("concrete_state2 : process1");
if ( cnxt.change_state ) begin
concrete_state1 state1 = new();
$display("concrete_state2 change to concrete_state1");
cnxt.st = state1;
end
endfunction : process1
function int process2(fsm_context cnxt);
$display("concrete_state2 : process2");
if ( cnxt.change_state ) begin
concrete_state1 state1 = new();
$display("concrete_state2 change to concrete_state1");
cnxt.st = state1;
end
endfunction : process2
endclass : concrete_state2
class fsm_context;
state st;
function bit change_state();
return 1; // for simplicity
endfunction : change_state
function void process_req1 (/*interface signals*/);
st.process1(this /*, interface signals*/);
endfunction : process_req1
function void process_req2 (/*interface signals*/);
st.process2(this /*, interface signals*/);
endfunction : process_req2
endclass : fsm_context
模拟测试代码如下:
fsm_context fsm_st = new();
fsm_st.st = concrete_state1::new();
fsm_st.process_req1();
fsm_st.process_req2();
使用Questasim仿真输出日志如下:
| # concrete_state1 : process1
| # concrete_state1 change to concrete_state2
| # concrete_state2 : process2
| # concrete_state2 change to concrete_state1
作者:沪闵菜菜子
文章来源:专芯致志er
推荐阅读
- PCIe Gen4 ltssm协商过程
- SystemVerilog/Verilog中的各种延迟模型
- PCIe 复位:必须了解的PERST#
- 讲个SystemVerilog随机约束小坑
- ARM V2处理器微架构介绍
更多IC设计干货请关注IC设计专栏。欢迎添加极术小姐姐微信(id:aijishu20)加入技术交流群,请备注研究方向。