棋子 头像

棋子

15105 声望
他还没有填写个人简介
关注了
1
粉丝数
4687
IP 属地上海市
最新动态
  • 发布了文章 ·
    自定义 phase 实现方法之: UVM 经典推荐

    UVM 中,phase 机制是一个基本而又非常核心的特性之一,uvm phase 将验证环境的运行划分为不同的阶段,如 build, configue, reset, main 等。每个 phase 阶段可对应着环境或者 DUT 的初始化或者处理过程。

    摘要图
  • 发布了文章 ·
    Vim 超实用指南,收藏这一篇就够了!

    vim 是一个 Unix 文本编辑器,它以快速高效而闻名,是在终端中运行的小应用程序(当然也有图形界面),它最主要的特点是完全可以通过键盘控制,而不需要菜单栏或鼠标。

    摘要图
  • 发布了文章 ·
    PCIe 6.0 :Virtual Channel 总结

    随着数据传输速率的不断提高以及应用场景的日益复杂,PCIe 需要更精细化的机制来管理和调度数据的传输,以满足不同类型数据(如实时性要求高的控制信息、大容量的数据文件等)的差异化需求。PCIe 虚拟通道(VC , Virtual Channels)应运而生,它是一种在物理 PCIe 链路基础上,通过逻辑划分创建出的多个独立的数据传输通...

    摘要图
  • 发布了文章 ·
    告别繁琐 JSON,wavedraw 用 Python 重新定义时序图绘制

    ✎  编 者 按打造的一个基于 python 得时序图绘制工具 wavedraw,让绘图变得更符合习惯。

    摘要图
  • 发布了文章 ·
    VCD文件秒变专业时序图:wavedraw让仿真波形更美观

    编 者 按    对于那些喜欢先写代码再写文档的小伙吧,寄希望于直接把仿真的波形直接贴到文档上作为接口时序图,又嫌弃波形文件太丑的小伙伴,那么可以尝试下wavedraw的VCDParser,直接将VCD文件转换为可用于wavedrom生成波形的json文件,支持只选择某个时间窗范围内的波形提取。

    摘要图
  • 发布了文章 ·
    PCIe 学习(四)

    DLLP 只用于链路两端的数据链路层通信。DLLP 的主要用途是 TLP 流量控制,链路初始化,电源管理,事务层与物理层之间信息传递等。与 TLP 不同的是,DLLP 不需要路由,只是在一条链路的两端传递。

    摘要图
  • 发布了文章 ·
    一文读懂虚拟化原理

    虚拟化是现代计算机领域不可或缺的一种技术,它让公开的虚拟资源等于被虚拟化的底层物理资源,通常是使用多路复用、聚合和模拟中的一种或多种基本技术实现。等效性、安全性和性能是衡量虚拟化的三个重要标准。Gerald Popek 和 Robert Goldberg 在 1974 年就确立了一个指令集架构(ISA)是否支持虚拟化的基本要求。直到今天...

    摘要图
  • 发布了文章 ·
    m_sequencer 和 p_sequencer 到底谁大

    在构建复杂的 sequence 序列的时候,我们经常会用到 m_sequencer 和 p_sequencer,并且在很多资料中都提到两者实际指向的是同一个对象,那么为什么要同时存在他们两个,存在一个不就够用了吗?为此,本文通过示例说明下两者之间的关系。

    摘要图
  • 发布了文章 ·
    protocol——命令行绘制协议图大杀器

    编 者 按在 github 上看到的一个开源工具 protocol,是采用 python 进行编写,通过打包成命令行的形式,主要用于通过 ASCII 码来绘制网络报文协议,效果颇为不错,在其源代码的基础上进行了改写,以适用于不同的应用场景。

    摘要图
  • 发布了文章 ·
    PCIe 调试:超级好用的 rescan 与 remove 命令

    在 Linux 中,我们经常使用 remove 和 rescan 命令对 PCI 设备进行操作,常常用于设备调试和故障排查。

    摘要图
  • 发布了文章 ·
    使用 scp 命令跨服务器传输文件

    scp 是一个基于 SSH(Secure Shell)协议的文件传输工具,用于在本地计算机和远程计算机之间安全地复制文件。它通过加密传输数据,确保数据传输过程中的安全性。scp命令有如下特点:

  • 发布了文章 ·
    PCIE , USB , SATA , Ethernet 都在用的 ​SerDes 到底是个啥?

    小编最近在做逻辑综合时,总在 Verilog HDL 以及 SDC 内见到 SERDES 时钟以及相关约束,为了揭开 电串行器/解串器 Serdes 的神秘面纱,小编查阅了相关资料和论文,并在此文中对 SERDES 进行介绍讨论,同时介绍一种采用光电集成技术的,即采用光 SerDes 而非电 SerDes 的高速收发器。

    摘要图
  • 发布了文章 ·
    学会用代码绘制接口时序图

    做硬件设计,在做设计文档时总少不了接口时序图的绘制,之前曾写过两篇文章《VSCode:WaveForm在手,时序我有》、《Markdown时序图绘制与表格绘制》如何绘制接口时序图,语法很简单,就几个关键字,用json来进行描述接口时序。

    摘要图
  • 发布了文章 ·
    RISC-V笔记——内存模型公理

    在RISC-V中,只有当存在一个全局内存顺序(global memory order)符合preserved program order,并且满足load value axiom、atomicity axiom和progress axiom时,RISC-V程序的执行才遵循RVWMO内存一致性模型。今天主要讲下load value公理、atomicity公理和progress公理。

    摘要图
  • 发布了文章 ·
    闲聊内存模型(Memory Model)

    现在大多数多核芯片在硬件中支持共享内存,设计和评估一个正确的共享内存系统需要准确理解内存模型。不同CPU可能采用不同的内存模型,比如ARM和RISC-V的Related模型,Intel和AMD的TSO模型以及IBM的Power模型等等。尽管这些模型千奇百怪,各有优缺点,但我们只要抓住它们的本质,就可以轻松拿捏它们。不要太在意边边角角...

    摘要图
  • 发布了文章 ·
    SystemVerilog中的time、stime、realtime的一些事儿

    在搭建验证环境时,经常需要在环境中插入很多info用于输出一定的log信息用于进行debug,在插入这些info方法的时候,经常需要同时输出该方法执行的具体时间,用于方便定位问题,为此在Verilog和SystemVerilog中提供了一堆关于time的方法,如果对于这些方法使用的不是很恰当,可能显示出来的结果与期望有些许差异,本文将...

    摘要图
  • 发布了文章 ·
    一致性协议挂死(hang)分析

    一致性协议(coherency protocol)挂死(hang)通常有三种情况:死锁(deadlock)、活锁(livelock)和饿死(starvation)。

    摘要图
  • 发布了文章 ·
    芯片debug:awk结合grep获取读数据

    在linux系统中进行芯片调试定位时,我们经常需要读取寄存器的数值,有些时候可能手动读取就可以了,当读取频率高且数据量较大的场景时,就需要需要使用脚本解决问题了,脚本语言可以采用Python、shell等等,很复杂的脚本实现推荐使用Python。简单的脚本实现推荐使用shell,因为所有的linux系统都支持shell命令,脚本可以...

  • 发布了文章 ·
    深入理解DDR:DDR基本原理

    版权声明:本文作者:烓围玮未。主要从事ISP/MIPI/SOC/车规芯片设计/SOC架构设计知乎专栏:芯片设计进阶之路微信公众号:芯片设计进阶之路(x_chip)转发必须授权,同时保留这段声明,盗版必究!

    摘要图
  • 发布了文章 ·
    芯片开发必备工具|好用的文件比对工具有哪些?

    在芯片开发工程中,通常为了知道工程目录下发生了哪些改动,或者两份源码文件之间有什么不同,会需要用到文件和文件夹的比对工具。使用工具比肉眼观察更便捷,也更精确!

    摘要图
认证与成就
获得 1407 次点赞
2019年08月07日 加入
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息