当您深入了解生成式 AI 处理时，系统设计会带来了很多挑战。接下来让我们了解效率、功耗和内存问题是如何发挥作用的。
最近加的群里面有些萌新在进行讨论FIFO的深度的时候，觉得FIFO的深度计算比较难以理解。所以特出漫谈FIFO系列，会涉及到FIFO的深度计算、同步/异步FIFO的设计等。
编者注：扩频时钟是一个非常好的器件或者功能，这是对于EMC工程师而言的，而对于SI工程师来讲，这可能是导致某些抖动增大问题的根源。
在进行模块设计时，我们经常需要进行数据位宽的转换，常见的两种转换场景有同步时钟域位宽转换和异步时钟域位宽转换。本文将介绍异步时钟域位宽转换
在现代 SoC 设计中，efuse 是一种非常重要的技术，可以用于保护 SoC 中的敏感信息，防止黑客攻击和未经授权的访问。本文将介绍什么是 efuse，它在 SoC 设计中的应用以及它的优缺点。
CXS （Credited eXtensible Stream）是一个流接口协议，主要用于点到点（point-to-point）的数据包通信。CXS接口的主要使用情形是在片上互连和PCIe控制器。CXS中的数据传输是单向的，因此一般CXS接口是收/发成对出现的。看到这里，是不是想起了什么？没错，就是AXI-Stream，同样也是点到点的流接口传输，比如中断控制器G...
在进行模块设计时，我们经常需要统计报文的数量，以供软件（or 主机）读取，有些统计仅仅用于debug，有些统计是协议要求，有些统计是为了便于功能实现。
SoC芯片无处不在，小到家电控制的MCU，大到手机芯片，我们都会接触到。如今大部分芯片设计公司都在开发SoC芯片，一颗SoC芯片可以集成越来越多的功能，俨然它已成为IC设计业界的焦点。
现代计算机都是基于Von Neumann体系结构的，不管是嵌入式系统、PC还是服务器。这种体系结构的主要特点是：CPU（CPU，Central Processing Unit，中央处理器，或简称处理器Processor）和Memory（内存）是计算机的两个主要组成部分，内存中保存着数据和指令，CPU从内存中Fetch（取指令）执行，其中有些指令让CPU做运算，有...
生成式人工智能已经在各个行业掀起波澜，其潜力不断扩大。上一篇我们介绍了通过有限状态机的图片生成SV代码的实例，不过从留言反馈来看，大家反应一般。
在当今快节奏的世界中，半导体设计的创新是一项永恒的需求。对更快、更准确、更创新的解决方案的需求为探索生成式人工智能（#GenerativeAI）在半导体设计开发领域的潜力铺平了道路。能做到吗？当然可以！在本系列文章中，我们将深入探讨令人兴奋的实验，展示生成式人工智能如何彻底改变半导体设计。
Liberty（俗称LIB和DB），是后端设计中重要的库逻辑描述文件，这里边包含了除过physical（当然也有一点点涉及）以外所有的信息，对整个后端设计实现有非常大的作用。借此机会，一起LIB做一个简单的理解和使用，闲话少叙，ICer Go！
ATE(Auto Test Equipment) 在测试工厂完成. 大致是给芯片的输入管道施加所需的激励信号，同时监测芯片的输出管脚，看其输出信号是否是预期的值。有特定的测试平台。
异常场景在验证阶段很难完全覆盖，而实际芯片应用中，因为链路不稳定或者噪声的影响，时不时会出现各种异常报文，因此在设计阶段需要重复考虑到异常常见对设计的影响。
PCIe是连接两个芯片的接口，负责两个芯片通信, 连接芯片的通路为高速SerDes, 称之为链路。PCIe确保通路正常-链路训练状态机。PCIe在芯片内部是非常重要的一个大的模块，如果PCIe不能正常工作，那芯片则视为石头。
时代背景是最⼤的变数，它改变了⼈才供需和技术⾛向，⽐如做处理器 core曾经是屠⻰术，⽽现在是⻩⾦时代
大家都知道，芯片设计和生产是一个非常复杂的过程。光一台生产芯片的光刻机就包含了约10万个零部件。这也是为什么在多年以前，单纯的芯片设计公司都非常少，因为并不是每一家芯片设计公司都能有一个芯片制造厂。直到类似TSMC这类的芯片代工厂的出现，纯芯片设计公司（Fabless）才变得更多。
如下图，当master发起mem读请求后，收到读返回数据时，进行超时判断，如果超时，则数据丢弃，如果没有超时，则数据正常接收。
在数据传输中，有两点需要注意，一个是数据的保密性。如果发送方A以明文方式发送消息给接收方B，则容易被第三方C截获并分析出其中的内容。为了提高数据的安全性，需要对消息加密。
采用for循环语句，逐个bit位判断是否为1，为1则累加，否则保持不变，最终输出输入信号中1的数量。
