棋子 头像

棋子

13980 声望
他还没有填写个人简介
关注了
1
粉丝数
4655
IP 属地上海市
最新动态
  • 发布了文章 ·
    SystemVerilog Interface Class的妙用

    Interface Class是在SystemVerilog 2012版本中引入的,但目前在验证中几乎很少采用,大多数验证工程师要么不知道它,要么没有看到使用它的任何好处,这使得Interface Class成为一个未被充分使用和不被重视的特性。本文将举两个Interface Class的使用例子,在这些例子中,Interface Class提高了验证环境的灵活性和质量,...

    摘要图
  • 发布了文章 ·
    SystemVerilog Assertion精华知识

    1. 前言断言主要用于验证设计的行为。断言也可用于提供功能覆盖率,并标记用于验证的输入激励不符合假定的需求。在验证平台中,通常进行三个主要任务:产生激励功能检查功能覆盖率度量在当今的设计越来越复杂情况下,像波形调试这样的方式很容易出现人为错误,因此验证平台应该有一种自动和动态地检查预期结果的方式,这...

    摘要图
  • 发布了文章 ·
    Serdes:channel类型有哪些

    在进行serdes IP选型时,我们需要确认Serdes Channel类型,经常会看到VSR、SR、MR、LR等术语,那么这些术语表示什么含义呢?这些术语描述了Channel的长度,常见含义如下:

    摘要图
  • 发布了文章 ·
    一文了解tree-based Pseudo LRU

    前文了解了LRU,对于LRU矩阵实现,由于矩阵的存在导致其所需要的资源会随着en    try的增加而膨胀,今天来看下PLRU(tree-based Pseudo LRU)

    摘要图
  • 发布了文章 ·
    INVS利用gatearray实现post-mask的function ECO

    随着现代IC的设计发展,设计的规模和复杂度逐步增加,对于验证完备性的挑战越来越大,加之TO的时间压力,芯片设计通常会出现下列的场景:

    摘要图
  • 发布了文章 ·
    PCIe物理层_CTLE(continuous time linear equalizer)

    信号在介质的传输过程中存在趋肤效应(skin effiect)和能量损耗,在接收端数据会存在失真,并且呈现出低通特性。什么意思呢?就是低频率的信号衰减幅度小,高频率的信号衰减幅度的大。例如串行信号010101就是高频的信号,串行信号00000111110000011111就是相对低频信号。信号衰减不是问题,信号在不同频率下衰减幅度不一...

    摘要图
  • 发布了文章 ·
    你的case真的pass了吗?

    动态仿真是芯片前端验证最常见的手段,通过给DUT施加激励,然后检查输出结果或者内部行为,确保DUT功能和性能的正确性。

    摘要图
  • 发布了文章 ·
    linux 命令:高效批量修改文件如此简单

    find . -type f  -exec sed -i 's/oldname/newname/g' {} +

    摘要图
  • 发布了文章 ·
    做IP设计是一个非常幸福的岗位

    每天频繁找你的人不超过三个。做IP设计,除了上下游,主要交互多的就是算法和验证,有些方向的IP甚至还不会依赖于算法。算法设计验证关系搞好,80%的事情都好办了。社恐福音。

    摘要图
  • 发布了文章 ·
    做SOC设计就是连连看

    IP设计工程师每天的工作,编码,debug,接口定好了,时钟只给一个,内部不让分频。不用做过异步处理。按照公司的编码规范和flow,综合,fomal一把过,后端基本不会有你的问题。专注于算法协议,专注于代码设计,追求用比别人小30%的面积,快30%的速度来实现同样的功能。

    摘要图
  • 发布了文章 ·
    除了PCIE,DDR,你还知道哪些IP?

    在集成电路(IC)设计领域,知识产权(IP)核(IP core)是可重复使用的电路设计模块。除了PCIE,DDR你还知道哪些?下面我们罗列30种常用IP,在这些IP中哪种最复杂?哪种最贵?哪种门槛最高?欢迎留言。

  • 发布了文章 ·
    Verilog代码设计之时分复用

    做芯片第一要追求的是功能,在保证功能都满足的情况下追求性能,在性能满足的情况下追求成本,也就是面积。当然功耗也十分重要。

    摘要图
  • 发布了文章 ·
    PCIe 复位:FLR(Function Level Reset)

    作为Enpoint设备,PCIe 可以拥有多个PF(physical functions)和多个VF(virtual functions),每个function可以独自进行复位操作,这就是FLR(Function Level Reset)。

    摘要图
  • 发布了文章 ·
    一文了解NLDM与CCS

    在芯片设计中,NLDM(非线性延迟模型)和CCS(复合电流源模型)是两种重要的时序模型,用于对电路中的标准单元(std cell)进行时序分析。这两种模型在芯片设计领域有着广泛的应用,尤其是在静态时序分析(STA)中发挥着关键作用。

    摘要图
  • 发布了文章 ·
    IC各细分领域公司简介以及薪资调研(CPU篇)~欢迎补充

    ICer们!今天小编给各位从各个招聘网站以及OS上统计了一下各个领域TOP公司的基本概况(CPU篇),接着往下看吧,排名不分先后,薪资仅供参考:

    摘要图
  • 发布了文章 ·
    数字IC中后端设计中的“三化”升维

    做数字IC中后端设计一定年限后,如何拓展技能的广度和深度呢,将自己的思考总结为“三化”,就是“流程自动化”,“局部整体化”,“数字模拟化”。

  • 发布了文章 ·
    芯片设计中SPEF文件的作用、基本信息及实例解析

    在芯片设计领域,SPEF(Standard Parasitic Extraction Format)文件是一种关键的数据交换格式,用于描述芯片在物理设计(PR)阶段后的实际电路中的寄生参数,如电阻(R)、电感(L)和电容(C)。本文将详细解析SPEF文件的作用、基本信息,并通过实例来具体说明其在芯片设计中的应用。

  • 发布了文章 ·
    IC各细分领域公司简介以及薪资调研(FPGA篇)

    FPGA(Field Programmable Gate Array 可编程逻辑阵列)作为通信、军工、等领域用来控制或 同步原型验证的关键核心电子元件,是现代先进系统/设备不可或缺的一部分。近些年,随着我国的科技 水平的不断进步,AI、互联网、云计算等领域的不断发展,FPGA正在越来越受到市场关注。

    摘要图
  • 发布了文章 ·
    芯片设计中SDF文件是什么?

    在芯片设计中,SDF(Standard Delay Format)文件是一种关键的技术文件,它对于确保芯片设计的时序准确性和性能优化至关重要。以下是对SDF文件的详细介绍,包括其基本内容、作用以及在芯片设计中的应用举例。

  • 发布了文章 ·
    linux工具:sed编辑器使用进阶

    在使用 sed 编辑器的基础命令时,很多命令都是针对单行数据执行操作的。有时候我们需要跨行进行数据处理。

    摘要图
认证与成就
获得 1379 次点赞
2019年08月07日 加入
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息