一文读懂芯片设计EDA工具

作者 | 北湾南巷

出品 | 芯片技术与工艺

随着数据传输速度迈入多千兆比特级别，数字系统的复杂性急剧增加。在加快产品上市速度的同时，如何保证设计的准确性和可靠性，成为工程师们面临的巨大挑战。传统的设计工具和方法已难以满足需求，常导致原型反复失败、高昂的重新设计成本、产品交付延迟，甚至错失关键市场机会，最终影响产品性能表现。

正因如此，先进的电子设计自动化（EDA）工具已从可选项转变为现代高速数字设计中不可或缺的核心助力。它们不仅提升了设计效率和准确度，更帮助企业在激烈的市场竞争中，实现按时、按预算交付高质量产品的目标。

01 什么是EDA（electronic design automation）

EDA（电子设计自动化）是指用于设计电子系统的软件工具，比如集成电路（IC）和印刷电路板（PCB）。EDA设计工具覆盖了产业链中的前端电路设计、验证、后端物理设计、封装设计和可测试性设计，推动了芯片设计、制造和终端应用的发展。下面是对EDA工作原理的简单说明：

EDA软件使工程师能够高效地设计、分析和仿真电子元件和系统。这个过程通常包括几个关键步骤：

原理图捕获：工程师使用符号（如电阻、电容和集成电路）创建电子电路的视觉表示（原理图）。这一步有助于设计构思和理解元件之间的连接关系。
仿真：EDA工具允许工程师在不同条件下（如不同电压或温度）仿真电路的行为。这种仿真有助于预测电路在真实环境中的性能，避免在制作实体样机前出现问题。
PCB布局：在PCB设计中，工程师使用EDA工具在虚拟板上布置元件并定义电气连接的布线路径。软件帮助确保元件布局优化，减少干扰和信号完整性问题。
设计规则检查（DRC）：EDA工具自动检查设计是否符合制造约束和标准，包括电气间距、线路宽度等关键参数，保证PCB制造的可靠性。
验证与分析：工程师利用EDA工具对设计功能、信号完整性和热性能进行全面分析。高级仿真可能包含电磁干扰（EMI）分析和热分析，确保设计满足性能要求。
原型制作与制造：设计验证完成后，EDA工具生成原型制作和制造所需的文件，包括PCB制造的Gerber文件、物料清单（BOM）和装配图纸，确保设计能准确地实体化。

EDA软件通过提供强大的可视化、仿真、分析和制造准备工具，简化了从设计概念到最终生产的整个电子设计流程。它加速了电子创新，使工程师能够快速迭代设计，优化性能，并在物理生产前确保可靠性。

在EDA工具诞生之前，开发者是手工绘制电路设计图。自从使用EDA软件以来，电子设计师可以从概念、算法、协议开始设计电子系统，完成集成电路产品从电路设计、性能分析到IC布局或PCB布局的全过程，这不仅优化了芯片制造流程，还推动芯片产业链下游环节大幅提升工作效率，降低了劳动强度。

在半导体产业链中，EDA是集成电路产业链中最上游且最高端的行业，是芯片设计的“基石”，也是促进芯片设计创新的重要辅助工具之一。

1.1 EDA在芯片设计中的作用

电子设计自动化（EDA）软件简化了电子电路与系统的设计、仿真和验证流程。这些电子计算机辅助设计（ECAD）工具能够自动执行常见任务，如原理图绘制、仿真、布局、规则检查和验证，从而减少工程工作量并避免设计错误。

在芯片设计中，EDA能够降低风险和试错成本。多数芯片产品一旦制造就无法更改，但其设计极为复杂，制造和研发成本也极高，EDA在这一过程中至少发挥以下三个作用：

1. 能够将复杂的物理问题准确表达为定量模型，在虚拟软件中模拟电路过程，重现芯片开发过程中的各种效应，从而发现潜在设计缺陷和风险。

2. 在保证逻辑功能正确的前提下，模拟并分析特定工艺在不同条件下性能、功耗、成本等的最优解，解决多目标约束问题，降低试错成本。

3. 验证模型一致性，确保芯片在多个设计环节中的逻辑功能一致。

如图展示了EDA（电子设计自动化）在整个电子系统设计流程中的关键环节，从原理图设计（Schematic）到物理设计（Physical Design）、多物理场协同仿真（Multi-physics co-simulations）、验证（Verification），最终生成用于制造（Fabrication）的Gerber文件。

EDA的核心理念是“左移”（Shift Left），即尽可能早地（在时间线上向左）完成所有设计检查，以避免后期代价高昂的原型试制和重新设计。“左移”要求能够仅通过虚拟的电路原理图、虚拟布局、软件模型和仿真器来分析和预测复杂的行为。

1.2 EDA的类型

除了芯片设计，EDA在PCB设计和平板显示设计中也有重要应用。关于EDA的分类有不同说法，一种常见分类是将EDA划分为IC设计软件、电路设计与仿真工具、PCB设计软件、PLD设计工具及其他EDA软件等；另一种分类则按产品划分为数字设计、模拟设计、晶圆制造、封装、服务五大类。

EDA工具对加快设计周期、提升设计准确性、确保电子系统稳定性能至关重要。它们赋能工程师，通过强大的可视化、仿真、分析及制造准备功能，推动电子领域的创新和进步。

1.2.1 IC EDA

IC设计类别

芯片设计过程主要分为前端设计和后端设计，前端设计（又称逻辑设计）主要涉及芯片功能设计，后端设计（又称物理设计）主要涉及与工艺相关的设计，是芯片制造意义上的设计。

具体细分，芯片设计包括RTL编写、功能验证、逻辑综合、形式验证、DFT、布局布线、签核及布局验证等多个流程。数字芯片设计和模拟芯片设计具体流程不同，因此所需EDA软件也不同。

综合来看，IC设计中的EDA软件主要包括以下功能，其中功能验证和签核主要指电路仿真与分析：

功能验证：确保设计功能正确，保证芯片能实现预定且期望的行为和动作；

逻辑综合：将行为级语言描述的各功能模块翻译成低级语言，并用底层逻辑门组合实现电路功能模块；

布局布线：用具有实际物理参数的逻辑门替代逻辑综合后的逻辑门，并按照既定功能互联，形成具备制造意义的布局；

签核（Sign-Off）：确保芯片设计的所有布线、时序及功耗满足制造、产品和系统要求。

备注：“签核”字面意为签字，指设计经理、布局经理和工艺负责人签署同意。Tape Out原意为“下线”，指最终GDSII文件（即掩膜信息）提交到掩膜厂进行生产。

数字电路设计

数字设计主要分为前端逻辑设计和后端物理设计，团队角色通常分为前端设计师和后端设计师。虽然没有统一明确的界限，但通常以生成的门级网表划分前后端。

前端设计师以芯片架构为起点，以网表为终点，主要负责电路功能和逻辑设计及验证，有前端验证工程师、架构工程师、DFT工程师等参与；后端设计师从布局布线开始，最终输出可送晶圆厂Tape Out的GDSII文件。

数字电路前端设计使用逻辑电路实现预期规格，重点是逻辑功能，主要包括设计和验证两部分，具体流程包括系统整体规划、模块设计、顶层模块集成及顶层功能验证、逻辑综合、形式验证、静态时序分析、可测性时序插入等。

数字电路后端设计关注布局与仿真，主要涵盖工艺实现和流程，具体流程包括布局物理规划、电源分析、单元布局及优化、时钟树综合（CTS）、布线、信号完整性分析、寄生参数提取、物理验证等。

模拟电路设计

与数字电路相比，模拟电路设计对工程师的长期实际经验要求更高。整个过程通常由一组工程师共同承担，前后端界限较为模糊，也可以划分为前端功能设计和后端物理实现两部分。

模拟电路的前端功能设计主要指设计需求和性能参数的逻辑过程。首先确定系统输入输出关系，定义系统功能，规范时序、面积、功耗、信噪比等参数范围，完成目标量化第一步；然后通过仿真评估电路应用性能，确定电路工作区间和极限，反复验证与优化电路逻辑结构。

当仿真结果满足设计要求后，进入后端电路布局设计阶段，定制满足工艺要求的物理布局。物理布局作为电路相关参数与物理模型的桥梁，实现设计电路向图形描述格式的转换。经过物理层验证、计算机仿真验证和改进，最终实现设计布局的物理制造。

IC制造

EDA不仅用于芯片设计，还广泛应用于晶圆制造，是连接集成电路设计和制造两个环节的桥梁。在工艺平台开发阶段，晶圆厂完成半导体器件和制造工艺设计后，需要用EDA工具建立器件模型，生成PDK、IP和标准单元库。除晶圆制造过程中的光刻计算和良率提升外，也需要EDA软件工具。晶圆制造EDA工具包括器件模型提取工具、工艺与器件仿真（TCAD）、PDK开发和验证、计算光刻、掩膜校准、掩膜合成和良率分析等。

IC封装

主要提供封装设计平台，涵盖封装设计、验证、实现等环节。随着芯片工艺接近物理尺寸极限，2.5D/3D封装、芯粒技术等先进封装成为提升芯片集成度的新方向，整个IC封装的需求越来越接近IC设计，这使芯片设计不再是单芯片问题，逐渐演变为多芯片系统工程。

新问题随之出现，先进封装中的大规模数据读取对高密度硅互连组装、高性能良率和低功耗提出了更高的EDA算法引擎要求。

1.2.2 PCB EDA

PCB EDA包括PCB设计和制造。PCB设计软件种类繁多，如Protel、OrCAD、Viewlogic、PowerPCB、Cadence PSD、Mentor的Expedition PCB、Zuken CadStart、Winboard Windraft Ivex-SPICE、PCB Studio、TANG等。PCB制造软件主要包括PCB制造和工艺控制领域的工具。

1.2.3 平板显示EDA

主要包括面向面板厂商的平板显示设计EDA。FPD设计流程包括电路原理图设计、布局设计、电路仿真、电路布局寄生参数提取、电路设计验证等，类似模拟集成电路设计，但也有其独特的设计流程和方法。与集成电路设计类似，EDA也是平板显示电路设计的基石。

02 EDA工具在高速数字电子设计中解决了哪些具体挑战？

高速数字信号通常是以高频（HF）模拟信号的形式传输，其复杂效应必须尽早进行建模、预测、仿真和优化，以避免昂贵的样机迭代和返工成本。这正是 EDA 工具发挥作用的地方。

我们可以从以下几个关键方面，详细探讨高速数字设计面临的挑战：

2.1 信号完整性（Signal Integrity）挑战

2.2 功率完整性（Power Integrity）挑战

2.3 电磁干扰与兼容性（EMI / EMC）挑战

2.4 时序（Timing）挑战

2.5 标准兼容性挑战

2.6 热管理（Thermal）挑战

2.7 半导体设计面临的挑战

随着系统级芯片（SoC）或2.5D/3D芯粒设计集成度的不断提升，以及封装密度的不断增加，电磁耦合效应也日益复杂。确保芯粒之间的Die-to-Die（D2D）互连具有良好的互操作性和稳定性，是一项具有挑战性的任务。如图对比了两种系统级芯片（SoC）开发方式：传统的单芯片SoC设计流程（左）与新兴的基于Chiplet的SoC设计流程（右）。

2.8 PCB设计面临的挑战

现代PCB设计愈加复杂，层数众多。设计人员必须对布局中的每一处几何细节进行验证，以避免串扰与信号损耗。

从2018年部分计算机主板已经具备高达32层电路板、8000条网络连接（nets）和12000个元件的事实中，就可以看出PCB复杂性的惊人程度。

2.9 工程与组织层面的挑战

常见的工程、组织和流程挑战包括：

需要使用来自不同厂商的专用EDA工具，但这些工具之间通常缺乏良好的集成性，必须通过人工的数据传输、格式转换和处理才能实现兼容。
将仿真输出结果与物理设计中的实际测试数据进行对比分析，耗时且复杂。
上市周期压力要求缩短设计周期并提高设计流程效率。
复杂的仿真过程需要大量计算资源和繁琐的配置工作。
设计必须满足众多法律、监管及安全规范。
产品复杂性的增长速度远远超过了经验丰富的工程师数量增长。

尽管电子设计自动化（EDA）厂商希望客户完全采用自家的设计流程（flow），但现实情况是，客户通常会选择最适合其设计需求的解决方案。这往往意味着他们在一个项目中混合使用来自多个EDA厂商的工具。例如，芯片设计师在进行静态时序分析（STA）时倾向于使用Synopsys的PrimeTime，而在布局与布线（P&R）方面则更喜欢Cadence的Innovus。

随着芯片设计工作逐步向云端迁移，设计人员并不希望被某一套预定义的工具流程所限制。相反，他们希望能够在云环境中复现并延续自己长期以来优化和完善的设计流程——这些流程可能涵盖来自不同EDA厂商的各种设计与验证工具，以及多家厂商提供的IP。这一趋势正促使EDA生态系统中的各方比以往任何时候都更加紧密地协作，以优化客户的整体使用体验。

总结

EDA工具是集成电路设计与制造流程的支撑，是集成电路设计方法论的载体，也是连接设计与制造两个环节的桥梁。集成电路公司必须使用EDA工具完成设计与制造过程。随着芯片设计复杂度的提升，基于先进工艺节点的集成电路规模可达数十亿个半导体器件，芯片设计已经离不开EDA工具的支持。

参考：

1.What Is Electronic Design Automation And Why Do You Need It?

2.IMIR Market Research Pvt. Ltd. Market research reports, consulting

3.What types of EDA ( Electronic Design Automation ) are available ? - IBE Electronics

4.Key Trends for Electronic Design Automation (EDA) in the Cloud in 2024 - techovedas

END

作者：北湾南巷
文章来源：芯片技术与工艺

推荐阅读

更多 IC 设计干货请关注IC 设计专栏。欢迎添加极术小姐姐微信（id:aijishu20)加入技术交流群，请备注研究方向。