PCI Express 7.0 已正式进入概念验证阶段，这一关键互连技术进入新一轮带宽翻倍的周期。
规范将数据传输速率从 PCIe 6.0 的 64 GT/s 提升至 128 GT/s，保持三年一更的节奏。
在重复使用 PAM4 技术的基础上，PCIe 7.0 在传输效率、向后兼容性、电气规范和光互连支持等方面进行了强化，为高性能计算、AI 加速器、存储和网络等系统的未来部署奠定基础。
与此同时，PCI-SIG 也首次发布针对光互连的“光学感知重定时器”扩展规范，为 PCIe 未来走向光通信架构提供技术前导。
Part 1 从64 GT/s到128 GT/s：技术演进中的物理层革新
PCI Express 7.0 的核心目标依然是带宽翻倍。新一代标准将单通道传输速率从 PCIe 6.0 的 64 GT/s 提升至 128 GT/s，x16 通道总带宽理论值达到 512 GB/s（双向），是 PCIe 5.0 的四倍。
在架构层面，这一提升依然依托于 PAM4（四电平脉冲幅度调制）技术，并继续使用 1b/1b Flit 编码体系。
在不引入新的调制机制的情况下，PCIe 7.0 主要通过信号完整性优化、链路管理改进、时钟抖动容限收紧以及等效串扰噪声的补偿方式，实现信号传输速率的稳定提升。
由于 PAM4 技术本身对信号完整性要求极高，在电气通道设计中需要更为精密的通道均衡、前向纠错与收发器设计，才能保证在超高速信号下的误码率控制。
PCI-SIG 在 7.0 中维持 PAM4 架构的连续性，有助于硅供应链复用 6.0 世代的验证与工艺积累，减少从 IP 核到主板设计的迁移障碍。
在互连设备的实现方面，PCIe 7.0 将继续支持灵活配置的链路拓扑，兼容现有的 PCIe switch、endpoint、root complex 结构，并对串行收发器（SerDes）能力提出了更高要求，尤其是芯片级的等化器、重定时器和通道模拟机制。
PCIe 7.0 规范对功耗效率的优化也是关键。通过降低信令电压摆幅、提升能量/比特传输效率，加之对链路唤醒、功耗状态管理的精细控制，PCIe 7.0 试图在高性能与能效比之间取得更合理的平衡。
尤其是在面对 AI GPU、大型 CPU 多芯片模组、高速 SSD 和网络加速卡等功耗敏感型设备时，这些优化具备现实意义。
PCIe 7.0 在维持 PAM4 基础上，将链路速度成功翻倍至 128 GT/s，同时优化了误码控制、电气通道设计和能效表现。
在维持向后兼容的前提下，为未来三至五年高性能计算系统中的数据通信需求提供了充足的带宽保障。
Part 2 向光互连延伸：重定时器与硅光路线的融合
除了带宽的提升，PCIe 7.0 更深层次的变化体现在光互连支持的引入。
此次随 7.0 正式规范一同发布的“Optical Aware Retimer ECN”（光学感知重定时器工程变更通知）标志着 PCI-SIG 正式将光通信链路纳入标准体系。
这一扩展内容不仅修订了 PCIe 6.4 和 7.0 的子规范，也为 PCIe 在跨机架、跨节点乃至跨数据中心的分布式系统通信打下基础。
传统铜缆在面对几十米级别的传输距离时，其带宽衰减和干扰问题显著。而光纤则具备远距离、高带宽、低损耗等优势，特别适用于超大规模 AI 集群、超算机房及模块化数据中心等应用场景。
在新的规范中，光学感知重定时器被定义为一种桥接电-光-电信号的中介设备，允许系统将 PCIe 通道以光纤形式延展至远程机架或分布式存储模块。
此 ECN 的技术内容包含对多模与单模光纤支持的框架定义，以及针对跨物理域的数据同步、多路复用（MUX）、时钟恢复与错误检测的功能要求。
相比传统 PCIe Retimer，光感知 Retimer 在抖动恢复能力、电源抑制、电-光接口时序容差等方面具备更复杂的设计挑战，也预示着 PCIe 生态向硅光技术靠拢。
扩展规范特别考虑了电与光信号域之间的互操作问题，如误码率控制机制、链路初始化握手过程的延迟调度与编码时序转换。
同时，标准为未来 PCIe over fiber 版本（或与 CXL over optics 协议协同工作）预留了结构化接口层，具备潜在的可拓展性。
包括 NVIDIA、英特尔、博通在内的厂商均已在不同层面推进硅光子互连的商业化尝试。
PCI-SIG 在此次规范中预设框架并引入光互连支持，是对行业趋势的响应，也为未来 PCIe 8.0 可能的光-电混合架构提供铺垫。
光学感知重定时器扩展将 PCIe 技术首次正式引入光通信体系，为实现远距离高带宽互连提供标准接口支持。
这一转变从根本上扩展了 PCIe 的部署范围，为数据中心与 AI 基础设施的光互连提供底层规范依据，构建未来跨设备、跨机架低延迟互联的新通路。
小结
PCIe 7.0 的发布延续了 PCI-SIG 三年一代、带宽翻番的既定节奏，进一步夯实了其作为业界主流互连标准的技术基础。在高速数据处理、AI 加速器、大规模并行存储和网络平台等场景日益增长的带宽需求下，128 GT/s 的传输速率提供了充分的上行空间，并为 PCIe 8.0 的开发打下技术铺垫。
END
作者：芝能芯芯
文章来源：芝能智芯
推荐阅读
更多汽车电子工程领域相关技术干货，请关注专栏芝能汽车电子设计 欢迎添加极术小姐姐微信（id:aijishu20)加入技术交流群，请备注研究方向。
