Q0）MMU为什么不能观察其公司核心所做的表项更改？
在Aarch32，svc模式下为Cortex-A55MP，EL1工作：
表条目的两个2级
都归为（内部WB / WA和外部WB / WA）， 并且MMU的TTBR0设置为（N = 0，内部WB WA和外部WB WA），
这不足以拥有MMU观察同一CPU内核对页表条目所做的更改？
如果我们在修改页面条目后添加 DCCMVAC，它将起作用。为什么呢
Q0）MMU为什么不能观察其公司核心所做的表项更改？
在Aarch32，svc模式下为Cortex-A55MP，EL1工作：
表条目的两个2级
都归为（内部WB / WA和外部WB / WA）， 并且MMU的TTBR0设置为（N = 0，内部WB WA和外部WB WA），
这不足以拥有MMU观察同一CPU内核对页表条目所做的更改？
如果我们在修改页面条目后添加 DCCMVAC，它将起作用。为什么呢
Cortex-A55仅采用“内部写回可缓存和外部写回可缓存”作为缓存。
