用Verilog或VHDL写一段代码,实现消除一个glitch？

"将传输过来的信号经过两级触发器就可以消除毛刺。（这是我自己采用的方式：这种方式消除毛刺是需要满足一定条件的，并不能保证一定可以消除）
module(clk,data,q_out)
input clk,data;
output reg q_out;
reg q1;

always@(posedge clk)
begin
q1<=data;
q_out<=q1;
end
endmodule"