在芯片设计中,SDF(Standard Delay Format)文件是一种关键的技术文件,它对于确保芯片设计的时序准确性和性能优化至关重要。以下是对S...
内存子系统是 SoC 中最复杂的系统之一,对芯片的整体性能至关重要。近年来,内存市场呈爆炸式增长,在移动、消费和企业系统中势头强劲。...
从各家芯片厂商的展台来看,大家的产品展示和发布会也都更加务实,除了新的芯片产品发布外,还会重点展示跟合作伙伴一起开发了哪些智能...
在做芯片项目时,我们经常需要对大文件进行处理,例如提取部分关键信息,在使用gvim或者vscode等交互式编辑器打开大文件往往需要等待几...
二者在功能上略有不同,比较的大差异是前者可以简单的实现50%占空比,后者却对功耗友好同时降低了实现难度。这里结合INVS在CTS的手法,...
首先一切脱离研究方向谈论岗位本身都属于耍流氓(这里只讨论数字逻辑为主体的ASIC,模拟或者混合电路暂不讨论)。
做SOC最典型的一项工作就是集成,也就是我们常说的连连看,看起来很简单,其实也很“简单”。前提是必须有集成工具,顶层下面的子模块之间...
又到五一劳动节,谨以此文献给天朝的IC打工人,祝ICer们节日快乐!老夫聊发少年狂,左牵黄,右擎苍,锦帽貂裘,千骑卷平冈。为报倾城随...
2024年4月28日至2024年5月7日,极术社区联合安谋科技学堂组织了【五一赠书】免费赠送80本《Arm Helium技术指南》,掌握Cortex-M处理器DS...
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资...
Bus Master Enable位于command寄存器的bit2,用于控制Memory and I/O Read/Write Requests。
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资...
对于那些刚开始使用 HDL(如 VHDL 和 Verilog)进行编程的人来说,运行仿真以更好地了解该语言的工作原理非常重要。我们来看看四个仿真...
OFA的会议资料,我曾经在公众号上发过2次: 《RDMA、HPC资料分享:2019 OpenFabrics Alliance会议》 《OpenFabrics Alliance Workshop会...
SoC 需要处理的数据量激增,虽然处理核心本身可以处理这些数据,但内存和通信带宽成为瓶颈。现在的问题是可以采取什么措施解决这个问题。
4月25日,芯驰科技在北京国际汽车展览会上召开2024春季发布会,重磅发布新一代中央处理器和区域控制器车规芯片产品家族。北京市经开区工...
图1:debug设计添加位置图2:ltssm状态切换图pcie_ltssm作为PCIe链路训练状态机的实时状态,能够有效显示当前链路的链路状态。一旦PCIe...
背景手写Multiport RamMultiport RAM 代码方案资源评估Multiport RAM 资源利用的优化资源评估防止读写冲突的组合逻辑设计(写优先)仿真...
目录SOC和MCU MCU的HSM概述SOC的HSM概述小结1. SOC和MCU 目前,汽车芯片细分市场中占比最大的是MCU,大约30%。MCU(Micro Controller Un...
ADPLL、ADLDO为何会出现?后续是否还会出现ADDC-DC、 AD-CLASSD等设计?我认为全数字锁相环和全数字LDO的出现是芯片设计中数字电路设计...