DUT的输出相对于输入总会有一定的延时？如何保证DUT的输出完毕后再停止UVM平台？
uvm_objection可以设置一个特性drain_time，用来定义在phase结束后延时大小。当UVM在某个task phase中检测到所有的objection被撤销后，接下来会检查有没有设置drain_time。如果没有设置，则马上进入下一个phase，否则延迟drain_time后再进入下一个phase。一个phase对应一个drain_time，并不是所有的phase共享一个drain_time。在没有设置的情况下，drain_time的默认值为0。
更多相关阅读
UVM中Objection的作用
UVM平台结构及每个组件的作用
作者：谷公子
首发博客：https://blog.csdn.net/W1Z1Q/article/details/100997108
更多IC设计相关的文章请关注IC设计极术专栏，每日更新。
