大多数情况下，我们timing signoff的标准电压的±10%范围内进行。而我们进行power signoff时，一般是要求电压降IR-drop为3%。今天我们就通过一幅图来说明这两者之间的关系。
1
-
首先，我们需要考虑芯片的实际工作环境。
芯片在实际工作中的电源，一般是由PCB上另外的一颗电源管理芯片（PMIC）来提供。
然后再经过PCB连线，到达封装基板。再经过基板到达芯片。
因此，当PMIC提供的是标准电压时，由于PCB和封装的IR drop的影响，到达芯片时的电压会有一定程度的降低。
那么从IR drop的角度来看。给PCB和封装分配的电压降为7%。而芯片分配的电压降为3%。
我们假设遇到这样一种情况。
马上就需要流片了。但是静态IR-drop还有问题，工具report出来时3.5%，大于signoff标准，那么要不要流片？
其实是可以流片的。因为即使芯片的IR-drop是3.5%, 那么留给封装加基板的余量就小了。但确实不至于说芯片就不能工作了，其实系统上还有一些余量，一会儿我们再说。
不过从严谨的角度，其实还是需要和封装以及系统的工程师讨论。在设计上是否没有问题。
2
-
其实，考虑到系统和封装级的电压降，我们是可以通过升高电压，以使得到达芯片的电压更接近标准电压。
也就是说，在﹢10%电压范围内，其实是包含了一定的设计余量在里面。
当然正如上图说，还包含了PMIC的抖动（正向），以及IR rise。
3
-
假设我们升高了PMIC，但是考虑到系统级，以及封装级的电压降，我们的芯片是不是也不必考虑正10%这么极限的电压？
其实是需要的，比如我们上电时，或者说芯片在休眠或者部分工作时，电流是很小的。那么这么小的电流，会导致电压降减小。极限情况下，芯片的电压就是PMIC的电压。当然考虑到漏电的情况，会略低。
所以这也是为什么这﹢10%是如此必要。他可以保证PMIC升压时，芯片在各种模式下都能正常工作。
总结
正10%电压，包含了PMIC升压范围，IR rise。负10%电压，包含了7%的系统级以及封装级电压降，外加3%芯片的电压降，而对于ocv来说，一般需要根据电压降数值增加相应的余量。
关于timing signoff，欢迎公众号直接联系我进行讨论。
作者：白山头
来源：https://mp.weixin.qq.com/s/Mr...
作者微信公众号
功耗相关文章推荐
更多IC设计技术干货请关注IC设计技术专栏。
