架构设计。
因为很多公司是季度/半年度考核，这里就带来一个隐藏的限制：因为架构的很多设计是慢工出细活的，一个季度/半年是时间不够的，所以每季度/半年考核一次的话，就会隐性地迫使大家都优先选择那些风险低、收益确定性高的设计方案，放弃那些风险-收益不明的设计，并且降低对design space的探索质量。
那么哪些是风险低、收益确定性高的设计呢？
友商已经上了的设计。既然友商已经用了，就代表这个东西他们已经做过评估了，直接抄就行了。
于是大家都开始互相抄作业，特别是国内的设计团队，基本上会争着把Intel/AMD/Apple等各家已经上了的设计都拿来评估一遍。
在整个中前期阶段，这样做当然是好的（只要不引发专利问题），可以帮助芯片各项指标快速爬坡，踩在其他人的肩膀上。但到了后期阶段，整个feature pool都被挖的差不多的时候，问题就来了。
那些风险 - 收益不明的设计，比如现在大家都在关注的cache compression，在那些引入了中短期考核机制的公司里，这种设计就鲜有人问津，原因很简单：同样的一个季度/半年时间，我去探索cache compression，探对了路那当然好，要是发现收益不大或者开销过高，那我这个季度/半年考评的时候该跟领导讲啥？作为一个探路失败的炮灰，绩效当然是不会很好看的。而作为对比，那些选择抄作业的同事，往往能拿出最后走上产品线的架构设计方案，升职加薪的机会肯定是优先给他们的。
长此以往，其实是有些压制公司内部的研发创新的，也让整个设计圈子变得越来越内卷（特别是国内），大家的设计越来越同质化，我有的feature你也有，你有的feature我也有。。。
好在眼下中国大陆的芯片架构设计从业人员供给远小于需求，很多公司根本招不够人手去把那个确定性高的优质feature pool吃干抹净，所以这个矛盾还不是很凸显，但是过5-10年可能就不好说了。
作者：艾斯奥特曼
链接：https://www.zhihu.com/question/339338950/answer/1843400050
来源：知乎作者：艾斯奥特曼
原文链接：https://mp.weixin.qq.com/s/BvtnZigPqLnPGPBeyONKAw
授权转自数字芯片实验室公众号，请勿二次转载。
推荐阅读
更多数字IC设计技术干货等请关注数字芯片实验室专栏。
