story 头像

story

4980 声望
他还没有填写个人简介
关注了
0
粉丝数
12357
IP 属地江苏
最新动态
  • 发布了文章 ·
    place和routing流程

    place和routing(P&R)过程是电子设计自动化(EDA)流程的关键阶段,它塑造了集成电路(IC)和印刷电路板(PCB)的最终性能和功能。这个错综复杂的过程包括一系列步骤,将高级电路设计转化为准备制造的物理表现形式。关键阶段包括前端设计、逻辑综合、网表生成、时序分析、物理实施以及place和routing的核心活动。每个步...

    摘要图
  • 发布了文章 ·
    一文了解Place and Route

    Place and Route是ASIC设计流程中的重要组成部分,在整颗芯片中充当建筑设计师的角色,确定组件的位置以及它们如何连接,同时满足严格的工艺要求。

  • 发布了文章 ·
    什么是On-die Termination(ODT,片上端接)

    高速的数据传输速率和实时功能是电子设备的目标。这些共同的目标推动了电子设备不仅需要高速运行,而且还需要提供快速响应和实时性能,以满足各种应用和行业用户的需求。更高的传输速度、更低的上升时间和更长的传输线成为保持从发射器到接收器的信号完整性的巨大挑战。

    摘要图
  • 发布了文章 ·
    SoC设计更重要的是IP管理

    对于大多数片上系统(SoC)设计来说,最关键的任务不是RTL编码,甚至不是创建芯片架构。今天,SoC的设计主要使用来自多个供应商的各种IP块。这使得管理硅IP成为SoC设计过程中的主要任务。

    摘要图
  • 发布了文章 ·
    超越设计-眼图

    眼图eye diagram是分析数字传输中信号的有用工具。眼图的快速扫描,并可以深入了解通道缺陷的本质。眼图是相对于时间的串行数据信号的图形显示,显示类似于眼睛的图案。仔细检查这种视觉显示可以提供signal-to-noise, clock timing jitter, reflections 和skew信息。

    摘要图
  • 发布了文章 ·
    内存控制器(MC)和DDR phy的集成

    内存子系统是 SoC 中最复杂的系统之一,对芯片的整体性能至关重要。近年来,内存市场呈爆炸式增长,在移动、消费和企业系统中势头强劲。这不仅导致内存控制器 (MC) 越来越复杂,还导致将内存子系统连接到外部 DRAM 的 PHY变得非常复杂。

    摘要图
  • 发布了文章 ·
    数字芯片中有前景的设计和验证领域

    首先一切脱离研究方向谈论岗位本身都属于耍流氓(这里只讨论‍数字逻辑‍为主体的ASIC,模拟或者‍混合电路‍暂不讨论)。

  • 发布了文章 ·
    适合初学者的 4 大 HDL 仿真器

    对于那些刚开始使用 HDL(如 VHDL 和 Verilog)进行编程的人来说,运行仿真以更好地了解该语言的工作原理非常重要。我们来看看四个仿真器——Icarus Verilog、GHDL、Vivado 和 Modelsim——并讨论它们的优缺点。

    摘要图
  • 发布了文章 ·
    处理 SoC 中的性能瓶颈

    SoC 需要处理的数据量激增,虽然处理核心本身可以处理这些数据,但内存和通信带宽成为瓶颈。现在的问题是可以采取什么措施解决这个问题。

    摘要图
  • 发布了文章 ·
    软硬结合的智能DDR PHY训练技术

    DDR接口速率越来越高,每一代产品都在挑战工艺的极限,对DDR PHY的训练要求也越来越严格。本文从新锐IP企业芯耀辉的角度,谈谈DDR PHY训练所面临的挑战,介绍芯耀辉DDR PHY训练的主要过程和优势,解释了芯耀辉如何解决DDR PHY训练中的问题。

    摘要图
  • 发布了文章 ·
    DDR5 vs DDR4 DRAM – 优势和设计挑战

    2021 年,JEDEC 宣布发布 JESD79-5 DDR5 SDRAM 标准,标志着行业向 DDR5  dual-inline memory modules(DIMM) 的过渡。DDR5 内存带来了许多关键的性能提升,以及新的设计挑战。计算系统架构师、设计人员和购买人员都想知道 DDR5 与 DDR4 有什么新功能,以及他们如何充分利用新一代内存。

    摘要图
  • 发布了文章 ·
    cache在AI处理器设计中的作用

    如今,人工智能 (AI) 无处不在,从互联网核心的数据中心到互联网边缘的传感器和手持设备(如智能手机)以及介于两者之间的每个点,例如自主机器人和车辆。 

    摘要图
  • 发布了文章 ·
    glitch功耗的问题在先进节点上更加突出

    glitch功耗并不是一个新现象。在先进节点上,glitch功耗问题正变得越来越突出,没有一种解决方案适用于所有芯片或设计类型。

    摘要图
  • 发布了文章 ·
    为了功耗,重新设计芯片

    在基于RTL的芯片研发流程中,我们对于RTL开发时的功耗优化投入了大量精力,但这只是可以节省的功耗的一小部分。该行业转向更大算力系统的愿望受到热量的限制,因此越来越关注减少每个操作所消耗的能源。

  • 发布了文章 ·
    为什么AI不能够用来编写RTL?

    就在几个月前,生成式人工智能还只是对未来可能性的承诺。今天,几乎每个有一丝好奇心的人都尝试过 ChatGPT。大多数人都对它的功能印象深刻,但同时也看到了它的局限性。

  • 发布了文章 ·
    通过优化RTL减少功耗

    随着各种消费类设备智能化的巨大增长,这些应用正变得更加以数据为中心data-centric和计算密集型computation intensive。从IC设计的角度来看,这增强了早已经存在的power vs area trade-off的挑战。

    摘要图
  • 发布了文章 ·
    一颗小芯片的验证模块划分

    在这里,引入特性(feature)验证的概念,即根据被测芯片的特性分配验证资源和人力。这样做虽然简化了验证资源分配和验证经理跟踪验证进度的难度,但也带来很大的完备性风险。

  • 发布了文章 ·
    芯片验证心理学

    在理想的世界里,我们希望验证芯片的每一种可能的排列组合。 但在大多数情况下,这根本不可能。即使是一个看似简单的模块,也可能有成百上千种可能的输入和输出组合,为所有这些可能性创建验证用例是不切实际的。

  • 发布了文章 ·
    从本质上理解SystemVerilog的多态(Polymorphism)

    多态(Polymorphism),从字面意思上看指的是多种形式,在OOP(面向对象编程)中指的是同一个父类的函数可以体现为不同的行为。

  • 发布了文章 ·
    SystemVerilog中的Deep Copy概念

    shallow copy只能复制类中的对象句柄,如果我们还想为这个对象句柄实例化,并复制其中的内容呢?

认证与成就
获得 110 次点赞
2020年02月21日 加入
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息