story 头像

story

4825 声望
他还没有填写个人简介
关注了
0
粉丝数
12327
IP 属地江苏
最新动态
  • 发布了文章 ·
    DDR5 vs DDR4 DRAM – 优势和设计挑战

    2021 年,JEDEC 宣布发布 JESD79-5 DDR5 SDRAM 标准,标志着行业向 DDR5  dual-inline memory modules(DIMM) 的过渡。DDR5 内存带来了许多关键的性能提升,以及新的设计挑战。计算系统架构师、设计人员和购买人员都想知道 DDR5 与 DDR4 有什么新功能,以及他们如何充分利用新一代内存。

    摘要图
  • 发布了文章 ·
    cache在AI处理器设计中的作用

    如今,人工智能 (AI) 无处不在,从互联网核心的数据中心到互联网边缘的传感器和手持设备(如智能手机)以及介于两者之间的每个点,例如自主机器人和车辆。 

    摘要图
  • 发布了文章 ·
    glitch功耗的问题在先进节点上更加突出

    glitch功耗并不是一个新现象。在先进节点上,glitch功耗问题正变得越来越突出,没有一种解决方案适用于所有芯片或设计类型。

    摘要图
  • 发布了文章 ·
    为了功耗,重新设计芯片

    在基于RTL的芯片研发流程中,我们对于RTL开发时的功耗优化投入了大量精力,但这只是可以节省的功耗的一小部分。该行业转向更大算力系统的愿望受到热量的限制,因此越来越关注减少每个操作所消耗的能源。

  • 发布了文章 ·
    为什么AI不能够用来编写RTL?

    就在几个月前,生成式人工智能还只是对未来可能性的承诺。今天,几乎每个有一丝好奇心的人都尝试过 ChatGPT。大多数人都对它的功能印象深刻,但同时也看到了它的局限性。

  • 发布了文章 ·
    通过优化RTL减少功耗

    随着各种消费类设备智能化的巨大增长,这些应用正变得更加以数据为中心data-centric和计算密集型computation intensive。从IC设计的角度来看,这增强了早已经存在的power vs area trade-off的挑战。

    摘要图
  • 发布了文章 ·
    一颗小芯片的验证模块划分

    在这里,引入特性(feature)验证的概念,即根据被测芯片的特性分配验证资源和人力。这样做虽然简化了验证资源分配和验证经理跟踪验证进度的难度,但也带来很大的完备性风险。

  • 发布了文章 ·
    芯片验证心理学

    在理想的世界里,我们希望验证芯片的每一种可能的排列组合。 但在大多数情况下,这根本不可能。即使是一个看似简单的模块,也可能有成百上千种可能的输入和输出组合,为所有这些可能性创建验证用例是不切实际的。

  • 发布了文章 ·
    从本质上理解SystemVerilog的多态(Polymorphism)

    多态(Polymorphism),从字面意思上看指的是多种形式,在OOP(面向对象编程)中指的是同一个父类的函数可以体现为不同的行为。

  • 发布了文章 ·
    SystemVerilog中的Deep Copy概念

    shallow copy只能复制类中的对象句柄,如果我们还想为这个对象句柄实例化,并复制其中的内容呢?

  • 发布了文章 ·
    一个简单的存储系统验证平台tutorial

    本节介绍一个包含存储器,仲裁器,控制器,系统总线和CPU的设计,所有这些设计文件都在工具安装目录底下:

    摘要图
  • 发布了文章 ·
    System Verilog当中的Bits vs Bytes

    正如我们所知,“bit”是无符号的,而“byte”是有符号的。那么,你认为下面两个声明是等价的吗? {代码...} 答案是不等价,因为: {代码...} 所以,你需要小心混合bit和字byte数据类型的计算。同样,你认为以下两种说法等价吗? {代码...} 答案是等价。我们可以简单理解为bit signed [7:0] 等价为 byte。作者:验证哥布林来源...

  • 发布了文章 ·
    System Verilog中的整数数据类型

    Verilog提供了reg和wire数据类型,但是对于功能验证来说远远不够,所以SystemVerilog提供了很多更加丰富的数据类型,下面将一一介绍。

    摘要图
  • 发布了文章 ·
    covergroup/coverpoint简介及示例

    covergroup’可以在“package’”、“module’”、“program’”、“interface’ ”和“class’”中定义。

    摘要图
  • 发布了文章 ·
    FPV:状态空间和复杂度

    举个例子,对于具有10个寄存器、10个输入的设计而言,那么状态空间就是2^20。一般实际的设计中的状态空间要比这个多得多。

    摘要图
  • 发布了文章 ·
    为什么验证无法完全地层次化分而治之?

    现代芯片研发流程是一个非常复杂的过程,所以不可避免会分成市场调研->方案架构制定->RTL开发验证->后端物理实现等等。分解其中验证又分为设计冒烟验证->模块验证->集成验证->FPGA测试等。稍微复杂点的IP也没办法由一个人完成验证,一些特性验证或者模块的验证必须要被分解成子特性/子模块。分解之后...

  • 发布了文章 ·
    流水线中的Data Hazards和Forwarding 解决方案

    1、Structural hazards,当不同的stage竞争共享资源时,这也是我们为什么需要区分I-cache和D-cache的原因。

    摘要图
  • 发布了文章 ·
    浅谈Cache Memory--伟大的变革

    虚拟地址的出现可以追朔到上世纪六十年代的Atlas计算系统。在当时Atlas计算系统是一个庞然大物,但也只有96K字节的内部存储器和576K字节的磁鼓作为外部存储器。我们很难深刻体会在计算机发展的初级阶段,计算机使用者的无奈。

    摘要图
  • 发布了文章 ·
    浅谈Cache Memory--让指令飞 (二)

    在一个CPU中,读写指令在进入Pipeline之前,首先被分解为两个微步骤或者是两个微指令,这并不是x86处理器所特有的,许多为了提高存储指令执行效率的微架构都使用了这种方式。

    摘要图
  • 发布了文章 ·
    浅谈Cache Memory--让指令飞 (一)

    Superscalar与OOO(Out-of-order)的引入极大促进了现代处理器微架构的发展。已知的高性能处理器,如Nehalem,Sandy Bridge,Opteron,Power甚至是ARM Cortex系列处理器都使用了这种架构。这类方法在有效提高了ILP(instruction level parallelism)的同时,加大了整个Cache Memory层次结构的实现难度。

    摘要图
认证与成就
获得 109 次点赞
2020年02月21日 加入
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息