story 头像

story

2625 声望
他还没有填写个人简介
关注了
0
粉丝数
1280
最新动态
  • 发布了文章 ·
    时钟门控终极指南

    时钟门控(Clock Gating)是一种在数字IC设计中某些部分不需要时关闭时钟的技术。这里的“部分”可以是单个寄存器、模块、子系统甚至整个SoC。

    摘要图
  • 发布了文章 ·
    虚拟地址(VA)到物理地址(PA)的转换

    其实芯片和我们的生活场景有着很多共同之处,比如需求大于供应问题。PAD复用、仲裁等等都是因为多个输出需求只对应一个实际输出端口,这个时候选择哪个请求也是有讲究的。

    摘要图
  • 发布了文章 ·
    针对assertion based验证的一些“建议”和“不建议”

    近年来,断言(assertions)在形式验证(formal)、EDA仿真验证(simulation)和emulation中普及的速度正在加快,因为验证工程师已经认识到在验证环境中使用断言监视RTL行为的巨大好处.

    摘要图
  • 发布了文章 ·
    麦肯锡MECE原则与功能覆盖率

    功能覆盖率开发可能非常复杂并且容易出错,因为这是一个手动地将设计需求(High-level)描述翻译成一组可收集coverpoint(Low-level)的过程。同一个模块的功能覆盖率根据不同的业务使用场景也需要做相应的修改。

    摘要图
  • 发布了文章 ·
    assume,用于EDA验证为断言,用于Formal验证为约束

    “橘生淮南则为橘,生于淮北则为枳,叶徒相似,其实味不同。所以然者何?水土异也”《晏子春秋·内篇杂下》

    摘要图
  • 发布了文章 ·
    数字IC验证中规划功能覆盖率最重要的三件事

    在数字芯片验证中功能覆盖率是个什么角色? 对于验证小兵,它指导验证的方向;对于验证经理,它量化评估验证项目进度的指标。所谓“选择比努力更重要”,一旦涉及方向或者最终评估手段的,就绝对不能错。如果出错,必然会差之毫厘谬以千里。把错的当成对的,把没验过当成已验的。在以前的文章中,强调过sdc对于综合和自动...

    摘要图
  • 发布了文章 ·
    打拍优化时序不像听起来那么简单

    如果你参加过IC校招面试,自然会被问到“setup/hold的概念,以及setup/hold违例怎么办?”

    摘要图
  • 发布了文章 ·
    让你无法拒绝Formal验证的4个理由

    动态仿真、硬件加速或者其他的一些验证流程只能“证伪”,而不能“证明”。真正完备的验证应该对设计进行严谨地数学分析,从原理上对进行证明。

    摘要图
  • 发布了文章 ·
    细数EDA动态仿真验证的七宗罪

    令人意外的是,7nm->5nm->3nm->2nm,摩尔定律还在前进。但从验证的角度来看,这并非好事。

    摘要图
  • 发布了文章 ·
    海思手撕代码之_RR_arbiter

    背景优先级仲裁器的关键缺点是,在非常繁忙的系统中,对于较低优先级的请求在收到授权之前需要等待的时间没有限制。另一方面,循环仲裁器允许每个请求者按顺序进行一轮。维护一个指针寄存器,它指向下一个请求者。如果该请求程序是活动的,它将获得授权。如果没有,下一个活动请求者将获得授权。然后,该指针被移动到下...

    摘要图
  • 发布了文章 ·
    ​IC设计中可能会同时发生setup和hold的violation么?

    时序上很难满足的那些时序路径称为时序关键路径(timing critical paths),可以分为建立(setup)和保持(hold)时序关键路径。

    摘要图
  • 发布了文章 ·
    ASIC工程师面试经验分享

    本人专业电子信息工程,暑期在上海某外企做fpga相关的实习,9月开始投简历,主要找ASIC/FPGA 设计验证相关的岗。投了N家公司,挂了N个笔试,最后拿到某私募、商汤自动驾驶、百度、寒武纪和华为海思的offer。由于距离面试过去也有段时间了,面经就靠回忆+脑补了~

    摘要图
  • 发布了文章 ·
    仲裁器设计(三)-- Weighted Round Robin

    我们前面一篇仲裁器设计(二)-- Round Robin Arbiter里的Round Robin仲裁算法是一种公平的仲裁算法,每个requestor在得到许可之后优先级自动掉到最后,每个requestor之间都是平等的,大家都request的时候被grant的几率是相等的。公平固然好,但是有的时候我们并不希望绝对的公平,反而希望有侧重。咱们还是以老师点名回...

    摘要图
  • 发布了文章 ·
    仲裁器设计(二)-- Round Robin Arbiter

    里面提到了,固定优先级仲裁的一个问题就是公平性。以上篇文章里同学举手老师点名的例子来说,如果老师每次都叫学号小的,那学号大的同学会觉得不公平,因为被老师点到的机会小。单纯回答问题的话可能还好,如果我们假设每回答一个问题积一分,最后成绩按照回答问题的个数来计算的话,那么很显然这种方式对学号大的同学...

    摘要图
  • 发布了文章 ·
    仲裁器设计(一) -- Fixed Priority Arbiter

    仲裁器Arbiter是数字设计中非常常见的模块,应用也非常广泛。定义就是当有两个或两个以上的模块需要占用同一个资源的时候,我们需要由仲裁器arbiter来决定哪一个模块来占有这个资源。类比一下,老师上课问了一个问题,底下同学不止一个人举手了,老师这个时候就要扮演仲裁者的角色,来指定由哪位同学站起来回答问题。一...

    摘要图
  • 发布了文章 ·
    干货大放送之CDC工程经验总结--CDC的那些事(6)完结篇

    这一篇老李给大家简单介绍一下工业界常用的CDC检查工具Spyglass,然后奉上CDC设计和验证中的工程经验总结。如果你已经熟悉Spyglass CDC,那么你可以跳过第一部分。全篇干货满满,总计三千多字,希望大家一定能够读到最后,欢迎点赞以及分享朋友圈。

    摘要图
  • 发布了文章 ·
    面试必杀技:异步FIFO -- CDC的那些事(5)

    作者:李虹江原文链接:[链接]面试必杀技:异步FIFO(下)-- CDC的那些事(6)本文结合了以上两篇文章,授权转自IC加油站微信号,未经作者授权,严禁二次转载。

    摘要图
  • 发布了文章 ·
    多bit信号跨时钟域怎么办? -- CDC的那些事(4)

    相信经过前面三篇CDC的那些事,大家对于单bit信号的跨时钟域有了相应了解(如果你还没有看,就先看看下面的链接)。下面老李带大家破解多bit信号的CDC。

    摘要图
  • 发布了文章 ·
    常见数电面试题Pulse Synchronizer -- CDC的那些事(3)

    上一期老李挖了个坑,是关于同步一个时钟域的单周期脉冲(pulse)的问题。想当年这个问题老李在面试某几家大厂的时候被问到过不止一次,足以见得这是一个常考的知识点。在这篇里,老李带领大家破解这道常考面试题,让你在面试时能够游刃有余。

    摘要图
  • 发布了文章 ·
    你真的懂2-flop synchronizer吗-- CDC的那些事(2)

    上一篇中我们回顾了一些基础知识,其中最重要的概念就是亚稳态。我们接下来所要看到的各种CDC的设计方法,本质上都是围绕在如何解决亚稳态带来的问题。 

    摘要图
认证与成就
获得 4 次点赞
2020年02月21日 加入
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
Arm中国学堂公众号
关注Arm中国学堂
实时获取免费 Arm 教学资源信息
Arm中国招聘公众号
关注Arm中国招聘
实时获取 Arm 中国职位信息