芯片后端技术的主要目标是将数十亿个晶体管布局在单个芯片上，以创建先进的设备和片上系统。包括数据中心、通信、消费电子、汽车、国防和工业自动化等在内的几个领域广泛依赖芯片。
CDC是Clock Domain Crossing的缩写，当芯片中有多个异步时钟域，信号从一个时钟域到另一个时钟域时，这是数字IC设计中最关键的问题之一。
在Verilog中，文件读取和写入是非常有用的。从文件中读取测试激励输入，并写入输出以供比对。 在Verilog中读取或写入文件的方法很少。如何使用readmemh函数从文件中读取十六进制值。如何使用readmemb函数从文件中读取二进制值。如何使用fopen和fdisplay写入二进制值的文件。如何使用fopen和fdisplay写入十进制值的文件。...
DFT指的是Design for Test，而DV指的是Design Verification。这两种工作都同样具有挑战性，都是芯片设计流程中的关键步骤。
SystemVerilog是一种硬件描述和验证语言，用于描述电子电路的行为和结构。它建立在Verilog的基础上，具有几个附加功能。SystemVerilog标准化为IEEE 1800，是电子设计自动化（EDA）行业广泛接受的语言。它提供了许多优势，可以使验证工程师的工作更轻松。
在直接映射cache中，当发生miss时，新请求的数据块只能映射到一条特定的cacheline。 在这种情况下，此cacheline的内容将替换为新的内存数据块。
在数字时代，DRAM（动态随机存取存储器）扮演着至关重要的角色。它们存储着我们的数据，也承载着我们的记忆。然而，要正确地操作DRAM并确保其高效运行，了解其背后的时序和操作机制是必不可少的。
首先，DRAM通常被组织成一个矩形的存储单元阵列，这些存储单元按照行和列的方式排列。想象一下，就像一个巨大的表格，每个单元格都是一个存储cell。下图展示了一个简化的基本DRAM cell arrays结构，其中包含R行和C列的cell。一个典型的DRAM array可能会包含数百甚至数千个这样的cell。
place和routing（P&R）过程是电子设计自动化（EDA）流程的关键阶段，它塑造了集成电路（IC）和印刷电路板（PCB）的最终性能和功能。这个错综复杂的过程包括一系列步骤，将高级电路设计转化为准备制造的物理表现形式。关键阶段包括前端设计、逻辑综合、网表生成、时序分析、物理实施以及place和routing的核心活动。每个步...
Place and Route是ASIC设计流程中的重要组成部分，在整颗芯片中充当建筑设计师的角色，确定组件的位置以及它们如何连接，同时满足严格的工艺要求。
高速的数据传输速率和实时功能是电子设备的目标。这些共同的目标推动了电子设备不仅需要高速运行，而且还需要提供快速响应和实时性能，以满足各种应用和行业用户的需求。更高的传输速度、更低的上升时间和更长的传输线成为保持从发射器到接收器的信号完整性的巨大挑战。
对于大多数片上系统（SoC）设计来说，最关键的任务不是RTL编码，甚至不是创建芯片架构。今天，SoC的设计主要使用来自多个供应商的各种IP块。这使得管理硅IP成为SoC设计过程中的主要任务。
眼图eye diagram是分析数字传输中信号的有用工具。眼图的快速扫描，并可以深入了解通道缺陷的本质。眼图是相对于时间的串行数据信号的图形显示，显示类似于眼睛的图案。仔细检查这种视觉显示可以提供signal-to-noise, clock timing jitter, reflections 和skew信息。
内存子系统是 SoC 中最复杂的系统之一，对芯片的整体性能至关重要。近年来，内存市场呈爆炸式增长，在移动、消费和企业系统中势头强劲。这不仅导致内存控制器 （MC） 越来越复杂，还导致将内存子系统连接到外部 DRAM 的 PHY变得非常复杂。
首先一切脱离研究方向谈论岗位本身都属于耍流氓（这里只讨论数字逻辑为主体的ASIC，模拟或者混合电路暂不讨论）。
对于那些刚开始使用 HDL（如 VHDL 和 Verilog）进行编程的人来说，运行仿真以更好地了解该语言的工作原理非常重要。我们来看看四个仿真器——Icarus Verilog、GHDL、Vivado 和 Modelsim——并讨论它们的优缺点。
SoC 需要处理的数据量激增，虽然处理核心本身可以处理这些数据，但内存和通信带宽成为瓶颈。现在的问题是可以采取什么措施解决这个问题。
DDR接口速率越来越高，每一代产品都在挑战工艺的极限，对DDR PHY的训练要求也越来越严格。本文从新锐IP企业芯耀辉的角度，谈谈DDR PHY训练所面临的挑战，介绍芯耀辉DDR PHY训练的主要过程和优势，解释了芯耀辉如何解决DDR PHY训练中的问题。
2021 年，JEDEC 宣布发布 JESD79-5 DDR5 SDRAM 标准，标志着行业向 DDR5 dual-inline memory modules（DIMM） 的过渡。DDR5 内存带来了许多关键的性能提升，以及新的设计挑战。计算系统架构师、设计人员和购买人员都想知道 DDR5 与 DDR4 有什么新功能，以及他们如何充分利用新一代内存。
如今，人工智能 （AI） 无处不在，从互联网核心的数据中心到互联网边缘的传感器和手持设备（如智能手机）以及介于两者之间的每个点，例如自主机器人和车辆。
