数字芯片实验室 - 极术社区 - 连接开发者与智能计算生态

最新文章

story · 2 天前

高效时序收敛的 SDC 技术

0 阅读 72
story · 11月21日

DRAM 遇到了“内存墙”

2 阅读 221
story · 11月15日

为什么DRAM受到的最大威胁是SSD

0 阅读 199
story · 11月11日

什么是RTL Signoff

1 阅读 232
story · 10月24日

DDR5信号完整性基础

1 阅读 358
story · 10月22日

RC寄生参数在芯片后端设计中的意义

1 阅读 379
story · 10月21日

什么是跨时钟域Clock Domain Crossing

0 阅读 493
story · 10月16日

Verilog中的文件读取和写入

0 阅读 280
story · 10月11日

DFT vs DV，你应该选择哪一个？

0 阅读 377
story · 9月19日

你需要知道的SystemVerilog的7个关键优势

1 阅读 427
story · 8月16日

组相联cache的替换策略

1 阅读 581
story · 8月6日

DRAM内存操作与时序解析

0 阅读 624
story · 7月25日

深入理解DRAM Arrays与Banks

2 阅读 676
story · 7月11日

place和routing流程

0 阅读 773
story · 7月8日

一文了解Place and Route

0 阅读 903
story · 6月19日

什么是On-die Termination（ODT，片上端接）

1 阅读 3.8k
story · 6月17日

SoC设计更重要的是IP管理

3 阅读 949
story · 6月11日

超越设计-眼图

1 阅读 873
story · 5月17日

内存控制器(MC)和DDR phy的集成

3 阅读 1.3k
story · 5月11日

数字芯片中有前景的设计和验证领域

2 阅读 1k
story · 4月29日

适合初学者的 4 大 HDL 仿真器

5 阅读 1.2k
story · 4月28日

处理 SoC 中的性能瓶颈

4 阅读 1.4k
story · 4月24日

软硬结合的智能DDR PHY训练技术

2 阅读 1.3k
story · 4月19日

DDR5 vs DDR4 DRAM – 优势和设计挑战

1 阅读 1.2k
story · 4月18日

cache在AI处理器设计中的作用

1 阅读 2.2k
story · 4月16日

glitch功耗的问题在先进节点上更加突出

3 阅读 1.1k
story · 4月12日

为了功耗，重新设计芯片

4 阅读 1.1k
story · 4月8日

为什么AI不能够用来编写RTL？

3 阅读 2k
story · 4月2日

通过优化RTL减少功耗

5 阅读 1.3k
story · 2023年10月12日

一颗小芯片的验证模块划分

3 阅读 1.1k

上一页
1
2
3
4
5
…
下一页

专栏作者

story

4980 声望 · 12381 粉丝

极术微信服务号

关注极术微信号
实时接收点赞提醒和评论通知

安谋科技学堂公众号

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

安谋科技招聘公众号

关注安谋科技招聘
实时获取安谋科技中国职位信息