数字芯片实验室 - 极术社区 - 连接开发者与智能计算生态

最新文章

story · 1月3日

为什么后端物理实现中 memory 之间需要 Boundary cells

0 阅读 406
story · 2024年12月25日

IP 验证的七个层次

0 阅读 201
story · 2024年12月23日

为什么使用双触发器同步器可以防止亚稳态传播

7 阅读 274
story · 2024年12月16日

高效时序收敛的 SDC 技术

0 阅读 274
story · 2024年11月21日

DRAM 遇到了“内存墙”

2 阅读 353
story · 2024年11月15日

为什么DRAM受到的最大威胁是SSD

0 阅读 305
story · 2024年11月11日

什么是RTL Signoff

1 阅读 353
story · 2024年10月24日

DDR5信号完整性基础

1 阅读 490
story · 2024年10月22日

RC寄生参数在芯片后端设计中的意义

1 阅读 529
story · 2024年10月21日

什么是跨时钟域Clock Domain Crossing

0 阅读 685
story · 2024年10月16日

Verilog中的文件读取和写入

0 阅读 417
story · 2024年10月11日

DFT vs DV，你应该选择哪一个？

0 阅读 536
story · 2024年09月19日

你需要知道的SystemVerilog的7个关键优势

1 阅读 536
story · 2024年08月16日

组相联cache的替换策略

1 阅读 694
story · 2024年08月06日

DRAM内存操作与时序解析

0 阅读 763
story · 2024年07月25日

深入理解DRAM Arrays与Banks

2 阅读 814
story · 2024年07月11日

place和routing流程

0 阅读 893
story · 2024年07月08日

一文了解Place and Route

0 阅读 1.1k
story · 2024年06月19日

什么是On-die Termination（ODT，片上端接）

1 阅读 4.1k
story · 2024年06月17日

SoC设计更重要的是IP管理

3 阅读 1.1k
story · 2024年06月11日

超越设计-眼图

1 阅读 961
story · 2024年05月17日

内存控制器(MC)和DDR phy的集成

3 阅读 1.4k
story · 2024年05月11日

数字芯片中有前景的设计和验证领域

2 阅读 1.1k
story · 2024年04月29日

适合初学者的 4 大 HDL 仿真器

5 阅读 1.4k
story · 2024年04月28日

处理 SoC 中的性能瓶颈

4 阅读 1.6k
story · 2024年04月24日

软硬结合的智能DDR PHY训练技术

2 阅读 1.4k
story · 2024年04月19日

DDR5 vs DDR4 DRAM – 优势和设计挑战

1 阅读 1.3k
story · 2024年04月18日

cache在AI处理器设计中的作用

1 阅读 2.3k
story · 2024年04月16日

glitch功耗的问题在先进节点上更加突出

3 阅读 1.2k
story · 2024年04月12日

为了功耗，重新设计芯片

4 阅读 1.2k

上一页
1
2
3
4
5
…
下一页

专栏作者

story

4980 声望 · 12384 粉丝

极术微信服务号

关注极术微信号
实时接收点赞提醒和评论通知

安谋科技学堂公众号

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

安谋科技招聘公众号

关注安谋科技招聘
实时获取安谋科技中国职位信息