Serdes RX通过CDR的PD（数字鉴相器）来提取相位信息，然后调整DCO（数字压控振荡器）的输出相位来实现数字时钟恢复，如图1所示。一般判断CDR成功lock的方法一般下面几步：
1、直接计数法
当CDR从复位状态转到工作状态时，由CDR输出时钟CLK_OUT或输入的参考时钟REFCLK作为计数器时钟开始计数，当计数器达到门限即认为CDR振荡已经稳定。这样做的好处是算法简单，但不同条件下CDR电路达到稳定的计数门限不好把握：如果门限取太小，则可能出现虚假的CDR lock结论；如果门限太大，则等待时间较长，影响系统使用；甚至出现严重的误判，那就是CDR根本就不会稳定，但计数器满后，误报CDR lock。因此直接计数法具有较大的局限性。
2、借助鉴相器件输出UP/DOWN判断
CDR电路中包含PD（数字鉴相器）模块，一般PD模块会同时处理并行多bit数据，然后计算出多个UP/DOWN，通过投票得出最终的UP/DOWN两个信号。UP/DOWN分别表示REF_CLK比DIV_CLK相位领先或者落后。从CDR起振到稳定,一般UP/DOWN有这样的规律：UP/DOWN交替为1变化达到一定次数,然后达到稳定状态UP=0、DOWN=0，然后较长时间之后才开始再有UP=1或者DOWN=1。相比直接计数法，借助UP/DOWN判断CDR稳定的方法 更加准确，确保CDR已经达到稳定状态。但复杂应用环境，UP/DOWN判断算法设计会比较复杂。
3、借助LPF输出CW信号判断
数字CDR中，LPF输出CW来控制DCO。开始工作之后，CW会随之增大，趋于稳定时会出现振荡，然后会逐步收敛并最终趋于稳定。因此，CW的振荡变化就成了判断CDR lock的因素。所以CDR的lock条件可以设定为LPF的输出CW在一定幅度内波动。这个幅度可以人为设置。相对于前两种判决方式，这种方法判断结果更准确，算法较为简单。
End
作者：越过山丘
文章来源：IC的世界
推荐阅读
更多IC设计干货请关注IC设计专栏。欢迎添加极术小姐姐微信（id:aijishu20)加入技术交流群，请备注研究方向。
