下冰雹 · 2023年11月07日

WLCSP:晶圆级芯片封装

Perface

WLCSP(Wafer Level Chip Scale Packaging)即晶圆级芯片封装方式,不同于传统的芯片封装方式(先切割再封测,而封装后至少增加原芯片20%的体积),此种最新技术是先在整片晶圆上进行封装和测试,然后才切割成一个个的IC颗粒,因此封装后的体积即等同IC裸晶的原尺寸。

WLCSP的封装方式,不仅明显地缩小内存模块尺寸,而符合行动装置对于机体空间的高密度需求;另一方面在效能的表现上,更提升了数据传输的速度与稳定性。

WLP是晶圆级封装(Wafer Level Packaging)的简称,是伴随着智能手机等移动设备的高功能化、薄型化而备受期待的封装技术之一。ULVAC为WLP制造工艺提供溅射、刻蚀、去胶等技术。

image.png

WLCSP的特性优点

芯片尺寸最小封装方式

WLCSP晶圆级芯片封装方式的最大特点便是有效地缩减封装体积,故可搭配于运动装置上而符合可携式产品轻薄短小的特性需求。

数据传输路径短、稳定性高

采用WLCSP封装时,由于电路布线的线路短且厚(标示A至B的黄线),故可有效增加数据传输的频寛减少电流耗损,也提升数据传输的稳定性。

散热特性佳

由于WLCSP少了传统密封的塑料或陶瓷包装,故IC芯片运算时的热能便能有效地发散,而不致增加主机体的温度,而此特点对于行动装置的散热问题助益极大。

image.png

WLCSP分类

BOP和RDL

WLCSP可以被分成两种结构类型:

  • 直接BOP(bump On pad)
  • 重新布线(RDL)

直接BOP(Bump On Pad):这是一种在芯片上的凸点(bump)直接形成在焊盘(pad)上的技术。凸点的材料可以是铜、金、锡等,用于连接芯片与外部电路。这种技术减少了中间的布线层,从而减少了封装体积,提高了封装效率。

重新布线(RDL):这是一种用于将芯片的I/O接口重新分布到更合理的位置的技术。在芯片制造过程中,由于制造工艺的限制,有时芯片的I/O接口不能直接按照需求放置在合适的位置。此时,可以通过在芯片上增加一层重新布线层(Redistribution Layer, RDL),将I/O接口重新分布到更合理的位置,以满足封装和电路设计的需求。重新布线层可以由多个薄金属层组成,每个金属层上都有不同的电路图形。通过在金属层之间进行连接,可以将I/O接口重新分布到新的位置。这种技术可以提高封装的灵活性和效率,同时也可以减少封装体积和成本。

image.png

BOP即锡球直接长在die的Al pad上,而有的时候,如果出现引出锡球的pad靠的较近,不方便出球,则用重新布线(RDL)将solder ball引到旁边。

Fan-In和Fan-out

最早的WLCSP是Fan-In,bump全部长在die上,而die和pad的连接主要就是靠RDL的metal line,封装后的IC几乎和die面积接近。

在WLCSP中,Fan-In是指扇入式封装。这是指将芯片封装在晶圆的内部分,引脚从芯片的四周引出,就像一个扇子一样“扇入”到芯片的内部。这种封装方式的特点是引脚数量较多,可以达到数千个引脚,适用于高集成度的芯片封装。

相比传统的封装方式,Fan-In扇入式封装具有更小的封装体积、更低的成本、更好的散热性能等优势。同时,由于引脚从芯片的四周引出,Fan-In封装方式也被称为芯片级封装(Chip-Scale Package, CSP)。

Fan-out,bump可以长到die外面,封装后IC也较die面积大(1.2倍)。

image.png

Fan-out是指扇出式封装,它与Fan-in相反,是将芯片封装在晶圆的外部分,引脚从芯片的四周引出,就像一个扇子一样“扇出”到晶圆的外部。

相比Fan-in,Fan-out扇出式封装的特点是引脚数量较少,通常只有几百个引脚,但可以实现更灵活的电路设计和更高的封装密度。此外,Fan-out封装方式还可以将多个芯片同时封装在一个封装体内,实现更高的集成度和更小的封装体积。

Fan-in: 如下流程为Fan-in的RDL制作过程。

image.png

Fan-Out: 先将die从晶圆上切割下来,倒置粘在载板上(Carrier)。此时载板和die粘合起来形成了一个新的wafer,叫做重组晶圆(Reconstituted Wafer)。

在重组晶圆中,再曝光长RDL。

image.png

Fan-in和Fan-out 对比如下,从流程上看,Fan-out除了重组晶圆外,其他步骤与Fan-in RDL基本一致。

Fan-in RDL是一种扇入式重新布线技术,它是在晶圆的表面上应用重新布线层(RDL)技术,将芯片的I/O接口重新分布到晶圆的内部,以实现更小的封装体积和更高的封装效率。

具体来说,Fan-in RDL通过在晶圆的表面覆盖一层或多层重新布线层,将芯片的I/O接口与外部电路连接起来。由于重新布线层位于晶圆的内部,因此可以减少封装体积,提高封装效率。同时,由于重新布线层可以根据需要进行设计和布局,因此可以实现更灵活的电路设计和更高的集成度。

image.png

扩展阅读

WLP晶圆级封装VS传统封装

在传统晶圆封装中,是将成品晶圆切割成单个芯片,然后再进行黏合封装。不同于传统封装工艺,晶圆级封装是在芯片还在晶圆上的时候就对芯片进行封装,保护层可以黏接在晶圆的顶部或底部,然后连接电路,再将晶圆切成单个芯片。

image.png

相比于传统封装,晶圆级封装具有以下优点:

1、封装尺寸小

由于没有引线、键合和塑胶工艺,封装无需向芯片外扩展,使得WLP的封装尺寸几乎等于芯片尺寸。

image.png

2、高传输速度

与传统金属引线产品相比,WLP一般有较短的连接线路,在高效能要求如高频下,会有较好的表现。

3、高密度连接

WLP可运用数组式连接,芯片和电路板之间连接不限制于芯片四周,提高单位面积的连接密度。

4、生产周期短

WLP从芯片制造到、封装到成品的整个过程中,中间环节大大减少,生产效率高,周期缩短很多。

5、工艺成本低

WLP是在硅片层面上完成封装测试的,以批量化的生产方式达到成本最小化的目标。WLP的成本取决于每个硅片上合格芯片的数量,芯片设计尺寸减小和硅片尺寸增大的发展趋势使得单个器件封装的成本相应地减少。WLP可充分利用晶圆制造设备,生产设施费用低。

晶圆级封装的工艺流程

image.png

晶圆级封装工艺流程如图所示:

  • 1、涂覆第一层聚合物薄膜,以加强芯片的钝化层,起到应力缓冲的作用。聚合物种类有光敏聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)。
  • 2、重布线层(RDL)是对芯片的铝/铜焊区位置重新布局,使新焊区满足对焊料球最小间距的要求,并使新焊区按照阵列排布。光刻胶作为选择性电镀的模板以规划RDL的线路图形,最后湿法蚀刻去除光刻胶和溅射层。
  • 3、涂覆第二层聚合物薄膜,是圆片表面平坦化并保护RDL层。在第二层聚合物薄膜光刻出新焊区位置。
  • 4、凸点下金属层(UBM)采用和RDL一样的工艺流程制作。
  • 5、植球。焊膏和焊料球通过掩膜板进行准确定位,将焊料球放置于UBM上,放入回流炉中,焊料经回流融化与UBM形成良好的浸润结合,达到良好的焊接效果。

晶圆级封装的发展趋势

随着电子产品不断升级换代,智能手机、5G、AI等新兴市场对封装技术提出了更高要求,使得封装技术朝着高度集成、三维、超细节距互连等方向发展

晶圆级封装技术可以减小芯片尺寸、布线长度、焊球间距等,因此可以提高集成电路的集成度、处理器的速度等,降低功耗,提高可靠性,顺应了电子产品日益轻薄短小、低成本的发展要需求。

晶圆级封装技术要不断降低成本,提高可靠性水平,扩大在大型IC方面的应用:

•1、通过减少WLP的层数降低工艺成本,缩短工艺时间,主要是针对I/O少、芯片尺寸小的产品。•2、通过新材料应用提高WLP的性能和可靠度。主要针对I/O多、芯片尺寸大的产品。

内容来自:失效分析工程师赵工

参考资料

作者:失效分析工程师赵工
文章来源:TrustZone

推荐阅读

更多IC设计干货请关注IC设计专栏。欢迎添加极术小姐姐微信(id:aijishu20)加入技术交流群,请备注研究方向。

推荐阅读
关注数
10877
内容数
1190
主要交流IC以及SoC设计流程相关的技术和知识
目录
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息