story · 10月22日

RC寄生参数在芯片后端设计中的意义

芯片后端技术的主要目标是将数十亿个晶体管布局在单个芯片上,以创建先进的设备和片上系统。包括数据中心、通信、消费电子、汽车、国防和工业自动化等在内的几个领域广泛依赖芯片。

要将芯片推向消费市场,它必须满足面积、性能和功耗的标准。因此,根据应用的不同,设计的面积和功耗可能因应用而异。然而,所有设计都必须将性能视为关键组成部分。

在数字设计中,时序分析是一个关键阶段,它确保设备或系统在所需的时钟频率下正确工作。它确保每个路径都满足必要的时序要求。

为了确保电路满足面积、功耗和速度、可靠性和功能标准方面的要求,在芯片设计中的时序分析中需要考虑各种类型的基本因素。操作条件Operating conditions就是其中之一,此外,时序分析过程中的RC寄生参数是最重要的因素。

随着工艺在整体芯片行为和信号完整性方面向纳米级节点的缩放,这些寄生参数在影响芯片设计的时序、功耗和性能方面的重要性也在增加。

RC寄生参数的来源是互连电阻和互连电容。

互连电容

互连走线可以保持电荷,因为它们彼此靠近。当信号通过走线移动时,它就像一个承受大量电荷的表面。

image.png

设计中可以有三种类型的电容。他们是:

  1. 耦合电容Cc= ε*T/S
  2. 单位长度面积电容 Ca= ε*W/H
  3. 边缘电容Cf

电容值取决于以下参数

  1. 介电常数(ε)
  2. 金属的宽度(W)
  3. 金属厚度(T)
  4. 金属之间的间距(S)
  5. 介电的厚度(ILD-层间电介质)(H)

互连电阻

所有材料都在一定程度上都有电阻。导体的电阻低,高掺杂硅等材料的电阻适中,绝缘体的电阻非常高。在CMOS电路中,根据其电阻水平使用不同的材料。

“电阻取决于金属层的材料。电阻与延迟成正比;当电阻增加时,延迟也会增加。”

单位长度电阻=p*W/T

  1. 金属层的电常性(p)
  2. 金属的宽度(W)
  3. 金属厚度(T)

通过考虑上述互连寄生物,将采取RC cornersresistance (R)capacitance (C)的组合)进行时序分析。

RC角是指在时序分析和电路仿真过程中使用的电阻(R)电容(C)值的不同组合。引入这些变化是为了解释可能影响集成电路(IC)性能的固有制程变化、温度变化和电压波动,也就是我们常说的PVT。

为什么在时序分析中有RC角?

与互连和晶体管相关的RC寄生(电阻和电容)会影响芯片中的信号传播延迟。为了确保坚固的设计,设计师使用不同的RC角,通常分为两个RC提取角,称为常规RC角。

  • Cbest(也称为Cmin)-最小化电容,最大化电阻
  • Cworst(也称为Cmax)-最大化电容,最小化电阻

单元延迟按RC的乘积计算,即(R*C)。连接延迟在90纳米节点以下的时序路径中起着重要作用。

根据不同的电容分量接地电容(Cg)和耦合电容(Cc)。在此基础上,foundry在传统corner的基础上又增加了两个corner。

  • RCbest(XTALK角)-Cc为最大值,Cg x R为最小值。
  • RCworst(延迟角)-Cc为最小值,Cg x R为最大值。

下图显示了RC寄生corner的图形表示,这些分别是电阻和电容的最大和最小参考值。这些值不是特定于设计的,因为它们会根据金属层的长度而变化。

image.png

1)Cbest:

  • 这个corner将具有最低的电容和最高的电阻,也将被称为Cmin
  • 结果是最短延迟,是最小路径分析的理想选择。

2)Cworst:

  • 这是电容大的corner,互连电阻将低于典型的corner,这个corner将被称为Cmax
  • 导致短走线路径的延迟时间最长,对最大路径分析很有用。

3)RCbest:

  • 指最小化互连RC的corner,也称为RC-min
  • 通常由于蚀刻宽度较小,从而降低电阻,但电容率略有增加。
  • 导致长互连的路径延迟最短,是最小路径分析的理想选择。

示例:假设带有长连接线的VLSI设计。走线在RCbest处加宽,以减少电阻,这使得电子更容易通过,并加快信号传输速度。由于更大的电线可以承受更多的电荷,更大的宽度在某种程度上增加了电容;然而,降低的电阻导致更快的信号时序。这种场景通常用于最小路径分析。

4)RCworst:

  • 指最大化互连RC的corner,也称为RC-max
  • 通常由于更大的蚀刻宽度,减少track宽度,这增加了电阻,但降低了电容。
  • 导致长互连的路径延迟最长,对最大路径分析很有用。

考虑相同长度的连接线,但在RCworst的corner更窄,以增加阻力。更高的电阻会减慢电流的速度,并导致信号传播得更慢。虽然宽度的缩小降低了电容(因为更薄的电线储存的电荷更少),但电阻的增加占主导地位,导致信号时序延迟。这用于最大路径分析,确定在最坏的情况下,信号可以在电路上传播多长时间。

RCworst有助于确保即使在最不利的情况下,电路也能匹配时序要求,例如在长互连的路径情况下。

5)typical:

表示互连电阻和电容的标称值

END

作者:learn vlsi
来源:数字芯片实验室

推荐阅读

更多数字IC设计技术干货等请关注数字芯片实验室专栏。添加极术小姐姐(微信:aijishu20)微信可申请加入IC设计交流群。
推荐阅读
关注数
12314
内容数
220
前瞻性的眼光,和持之以恒的学习~
目录
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息