芯片设计后端下的问题 - 极术社区 - 连接开发者与智能计算生态

极术推荐

安谋科技自研产品

AI 应用

Arm 大计算

SoC 芯片设计

IoT 与嵌入式

教育与职场

全球资源

合作伙伴

不限文章问答
棋子 · 2019年10月24日

Guided vs Routed 在log中找不到真实布线之前和之后的差别的信息

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

这么多balance cell 是平衡哪组clock tree 导致的？能标注下吗

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

在reort最恶劣的条件下的path delay中的late, 和max和设定OCV的derate的late是一个意思吗？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

Clock驱动单元的数量位置l代表什么？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

为什么删除掉驱动单元之前要删掉驱动单元上的fixed/dontTouch属性？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

问请问在clock tree report 里的overslew , underslew 是指什么？这会影响什么？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

lock tree summary 和across clock tree summary 这两个summary的内容为何不一致？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

clock DAG 是什么缩写？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

问report_ccopt_clock_trees -histograms这条命令显示的柱状图

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

Fixing clock tree slew time and max cap violations和有何不同

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

在哪找到我们需要clone的clock cell？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

Min、Max ID是负数是什么意思？sink没有落入skew约束中，对做clock tree的质量有没有影响？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

重置设计能不能先清除INV、buffer和merge CG，然后重置CTS的设定？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

无法清除clock tree上的单元,无法合并clock gate CTS

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

为什么重置sdc时，只重置clock port呢？

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月24日

为什么dbSet selected.isDontTouch false后INV和gate还是dontTouch的状态？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

什么reset_ccopt_config后选不了INV CTS

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

恢复到初始状态的sdc后，我们怎么在当前设计中察看到这些变化？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

问布局初始化时，site_row、cell_site和track之间距离是在哪里定义的？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

工具打断timing loop的时候QQ QQ，选择的点需要去检查吗？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

track距离上下boundary

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

hard macro和keep out margin的选择？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

power strap步进长度的设置

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

关于多电压域设计的powerplan

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

奇偶行tapcell错开的原因

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

如何手动微调创建pg net补丁

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

create_power_strap时为什么会自动插入金属shape?

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

hard blockage铺pg rail的原因

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

为什么connect_power_supply之后pg仍然没有连上，还需要derive_pg_connection才行？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

upf文件里面有VDD_ADC, VSS_ADC,但是做完power network之后为什么没有这两个port和net？

SoC 芯片芯片设计后端

0 1

解决

频道介绍

从芯入手，软硬结合，推动中国智能计算生态创新。

提问题写文章

SoC 芯片设计

合作伙伴

Guided vs Routed 在log中找不到真实布线之前和之后的差别的信息

这么多balance cell 是平衡哪组clock tree 导致的？能标注下吗

在reort最恶劣的条件下的path delay中的late, 和max和设定OCV的derate的late是一个意思吗？

Clock驱动单元的数量位置l代表什么？

为什么删除掉驱动单元之前要删掉驱动单元上的fixed/dontTouch属性？

问请问在clock tree report 里的overslew , underslew 是指什么？这会影响什么？

lock tree summary 和across clock tree summary 这两个summary的内容为何不一致？

clock DAG 是什么缩写？

问report_ccopt_clock_trees -histograms这条命令显示的柱状图

Fixing clock tree slew time and max cap violations和有何不同

在哪找到我们需要clone的clock cell？

Min、Max ID是负数是什么意思？sink没有落入skew约束中，对做clock tree的质量有没有影响？

重置设计能不能先清除INV、buffer和merge CG，然后重置CTS的设定？

无法清除clock tree上的单元,无法合并clock gate CTS

为什么重置sdc时，只重置clock port呢？

为什么dbSet selected.isDontTouch false后INV和gate还是dontTouch的状态？

什么reset_ccopt_config后选不了INV CTS

恢复到初始状态的sdc后，我们怎么在当前设计中察看到这些变化？

问布局初始化时，site_row、cell_site和track之间距离是在哪里定义的？

工具打断timing loop的时候QQ QQ，选择的点需要去检查吗？

track距离上下boundary

hard macro和keep out margin的选择？

power strap步进长度的设置

关于多电压域设计的powerplan

奇偶行tapcell错开的原因

如何手动微调创建pg net补丁

create_power_strap时为什么会自动插入金属shape?

hard blockage铺pg rail的原因

为什么connect_power_supply之后pg仍然没有连上，还需要derive_pg_connection才行？

upf文件里面有VDD_ADC, VSS_ADC,但是做完power network之后为什么没有这两个port和net？

频道介绍

最新课程直播

【此芯开发板系列第4场】Arm KleidiAI在端侧大模型推理加速中的技术创新与应用解析

SoC 芯片设计

合作伙伴

Guided vs Routed 在log中找不到真实布线之前和之后的差别的信息

这么多balance cell 是平衡哪组clock tree 导致的？能标注下吗

在reort最恶劣的条件下的path delay中的late, 和max和设定OCV的derate的late是一个意思吗？

Clock驱动单元的数量位置l代表什么？

为什么删除掉驱动单元之前要删掉驱动单元上的fixed/dontTouch属性？

问请问在clock tree report 里的overslew , underslew 是指什么？这会影响什么？

lock tree summary 和across clock tree summary 这两个summary的内容为何不一致？

clock DAG 是什么缩写？

问report_ccopt_clock_trees -histograms这条命令显示的柱状图

Fixing clock tree slew time and max cap violations和有何不同

在哪找到我们需要clone的clock cell？

Min、Max ID是负数是什么意思？sink没有落入skew约束中，对做clock tree的质量有没有影响？

重置设计能不能先清除INV、buffer和merge CG，然后重置CTS的设定？

无法清除clock tree上的单元,无法合并clock gate CTS

为什么重置sdc时，只重置clock port呢？

为什么dbSet selected.isDontTouch false后INV和gate还是dontTouch的状态？

什么reset_ccopt_config后选不了INV CTS

恢复到初始状态的sdc后，我们怎么在当前设计中察看到这些变化？

问布局初始化时，site_row、cell_site和track之间距离是在哪里定义的？

工具打断timing loop的时候QQ QQ，选择的点需要去检查吗？

track距离上下boundary

hard macro和keep out margin的选择？

power strap步进长度的设置

关于多电压域设计的powerplan

奇偶行tapcell错开的原因

如何手动微调创建pg net补丁

create_power_strap时为什么会自动插入金属shape?

hard blockage铺pg rail的原因

为什么connect_power_supply之后pg仍然没有连上，还需要derive_pg_connection才行？

upf文件里面有VDD_ADC, VSS_ADC,但是做完power network之后为什么没有这两个port和net？

频道介绍

最新课程 直播

【此芯开发板系列第4场】Arm KleidiAI在端侧大模型推理加速中的技术创新与应用解析

最新课程直播