芯片设计后端下的问题 - 极术社区 - 连接开发者与智能计算生态

极术推荐

安谋科技XPU

Arm 大计算

SoC 芯片设计

IoT 与嵌入式

AI 应用

教育与职场

全球资源

合作伙伴

不限文章问答
棋子 · 2019年10月17日

hierarchical atpg scan

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

DFT: OCC 插入

SoC 芯片芯片设计后端

1 1

解决
棋子 · 2019年10月17日

哪些寄存器是不需要上chain呢？为什么不需要上chain？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

同一时钟域的上升沿和下降沿触发器可以串在同一条链上：下降沿寄存器在前，上升沿在后

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

DFT : 后端做完 scan reorder 后，是不是一定要重新产生pattern 才能仿真pass ？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

block wrapper 起什么作用？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

capture-DR这个状态，capture什么数据

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

DFT 产生的RTL test logic 的综合问题

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

对于inout类型的io，bsd cell应该是什么样的？

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

可选指令集的功能是否可以由必选指令集实现？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

boundary scan用到和没用到的PAD在处理pull up/down时有区别吗？分别应该如何处理？

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

scan 时 memory 或者 macro 的output 怎么处理？

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

请问PR后的网表做stuckat仿真时出现mismatch该如何debug

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

Cross-Module reference resolution error

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

编译阶段，VCS不需要给相应stdcell、mem的库吗

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

ICL 的定义，只定义 instrumnet 不定义 SIB， tap 等是否可以？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

对于 stuck_at 和 transition pattern ,

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

lab9 run 完并没有 C1 violation ，好像 lab 和说明里的不相符合啊

SoC 芯片芯片设计后端

0
棋子 · 2019年10月17日

netlist验证和后仿验证有什么区别？和前仿真区别呢？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

模块、子系统、和系统三者验证区别是什么？是否都可以跑c来验证？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

为什么fpga开发板可以跑c代码？fpga原型验证综合arm处理器吗？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

svt是表示什么意思

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

子系统级验证环境-ahb vip example运行没有添加DUT，怎么直接仿真？仿真的结果代表了什么？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

uvm基类的内容在哪查看？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

请问一下，如何才能提高模块的覆盖率，具体思路和方法是什么?_?

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

to type 型Iso与用在input的Iso关系

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

在实际的流程中什么情况下使用top upf什么情况使用chip upf？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

UART的最高频率是3MHz么，最低频率是48Hz么？同时进行读写，一个buffer会不会冲突。

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

UART 的设计规格-UART 设计SPEC 功能不支持校验位 1bit校验位两个功能冲突，那个为准

SoC 芯片芯片设计后端

0
棋子 · 2019年10月17日

Clock_info03a问题blackbox

SoC 芯片芯片设计后端

0 1

解决

频道介绍

从芯入手，软硬结合，推动中国智能计算生态创新。

提问题写文章

SoC 芯片设计

合作伙伴

hierarchical atpg scan

DFT: OCC 插入

哪些寄存器是不需要上chain呢？为什么不需要上chain？

同一时钟域的上升沿和下降沿触发器可以串在同一条链上：下降沿寄存器在前，上升沿在后

DFT : 后端做完 scan reorder 后，是不是一定要重新产生pattern 才能仿真pass ？

block wrapper 起什么作用？

capture-DR这个状态，capture什么数据

DFT 产生的RTL test logic 的综合问题

对于inout类型的io，bsd cell应该是什么样的？

可选指令集的功能是否可以由必选指令集实现？

boundary scan用到和没用到的PAD在处理pull up/down时有区别吗？分别应该如何处理？

scan 时 memory 或者 macro 的output 怎么处理？

请问PR后的网表做stuckat仿真时出现mismatch该如何debug

Cross-Module reference resolution error

编译阶段，VCS不需要给相应stdcell、mem的库吗

ICL 的定义，只定义 instrumnet 不定义 SIB， tap 等是否可以？

对于 stuck_at 和 transition pattern ,

lab9 run 完并没有 C1 violation ，好像 lab 和说明里的不相符合啊

netlist验证和后仿验证有什么区别？和前仿真区别呢？

模块、子系统、和系统三者验证区别是什么？是否都可以跑c来验证？

为什么fpga开发板可以跑c代码？fpga原型验证综合arm处理器吗？

svt是表示什么意思

子系统级验证环境-ahb vip example运行没有添加DUT，怎么直接仿真？仿真的结果代表了什么？

uvm基类的内容在哪查看？

请问一下，如何才能提高模块的覆盖率，具体思路和方法是什么?_?

to type 型Iso与用在input的Iso关系

在实际的流程中什么情况下使用top upf什么情况使用chip upf？

UART的最高频率是3MHz么，最低频率是48Hz么？同时进行读写，一个buffer会不会冲突。

UART 的设计规格-UART 设计SPEC 功能不支持校验位 1bit校验位两个功能冲突，那个为准

Clock_info03a问题blackbox

频道介绍

最新课程直播

“星辰”闪耀，灵动未来：灵动Mini-F5265-OB开发板全解析及免费测评预告

SoC 芯片设计

合作伙伴

hierarchical atpg scan

DFT: OCC 插入

哪些寄存器是不需要上chain呢？为什么不需要上chain？

同一时钟域的上升沿和下降沿触发器可以串在同一条链上：下降沿寄存器在前，上升沿在后

DFT : 后端做完 scan reorder 后， 是不是一定要重新产生pattern 才能仿真pass ？

block wrapper 起什么作用？

capture-DR这个状态，capture什么数据

DFT 产生的RTL test logic 的综合问题

对于inout类型的io，bsd cell应该是什么样的？

可选指令集的功能是否可以由必选指令集实现？

boundary scan用到和没用到的PAD在处理pull up/down时有区别吗？分别应该如何处理？

scan 时 memory 或者 macro 的output 怎么处理？

请问PR后的网表做stuckat仿真时出现mismatch该如何debug

Cross-Module reference resolution error

编译阶段，VCS不需要给相应stdcell、mem的库吗

ICL 的 定义 ， 只 定义 instrumnet 不定义 SIB， tap 等 是否可以 ？

对于 stuck_at 和 transition pattern ,

lab9 run 完 并没有 C1 violation ， 好像 lab 和 说明里的 不相符合啊

netlist验证和后仿验证有什么区别？和前仿真区别呢？

模块、子系统、和系统三者验证区别是什么？是否都可以跑c来验证？

为什么fpga开发板可以跑c代码？fpga原型验证综合arm处理器吗？

svt是表示什么意思

子系统级验证环境-ahb vip example运行 没有添加DUT，怎么直接仿真？仿真的结果代表了什么？

uvm基类的内容在哪查看？

请问一下，如何才能提高模块的覆盖率，具体思路和方法是什么?_?

to type 型Iso与用在input的Iso关系

在实际的流程中 什么情况下使用top upf什么情况使用chip upf？

UART的最高频率是3MHz么，最低频率是48Hz么？同时进行读写，一个buffer会不会冲突。

UART 的设计规格-UART 设计SPEC 功能 不支持校验位 1bit校验位 两个功能冲突 ，那个为准

Clock_info03a问题blackbox

频道介绍

最新课程 直播

“星辰”闪耀，灵动未来：灵动Mini-F5265-OB开发板全解析及免费测评预告

DFT : 后端做完 scan reorder 后，是不是一定要重新产生pattern 才能仿真pass ？

ICL 的定义，只定义 instrumnet 不定义 SIB， tap 等是否可以？

lab9 run 完并没有 C1 violation ，好像 lab 和说明里的不相符合啊

子系统级验证环境-ahb vip example运行没有添加DUT，怎么直接仿真？仿真的结果代表了什么？

在实际的流程中什么情况下使用top upf什么情况使用chip upf？

UART 的设计规格-UART 设计SPEC 功能不支持校验位 1bit校验位两个功能冲突，那个为准

最新课程直播