AXI中为什么不去掉RID

去掉WID，是因为不再支持Write interleave。 Write interleave的确让设计变得更复杂，消耗更多资源。但是这根RID没关系，如果RID取消的话，虽然面积小了，但是AXI的读性能将受到很大影响，因为就没办法支持out of order了。所以前端在考虑问题的时候，都要在性能，面积，和功耗之间做一个平衡。